CN102107846B - 密封微机电系统装置及其制造方法与封装结构 - Google Patents

密封微机电系统装置及其制造方法与封装结构 Download PDF

Info

Publication number
CN102107846B
CN102107846B CN2010101365438A CN201010136543A CN102107846B CN 102107846 B CN102107846 B CN 102107846B CN 2010101365438 A CN2010101365438 A CN 2010101365438A CN 201010136543 A CN201010136543 A CN 201010136543A CN 102107846 B CN102107846 B CN 102107846B
Authority
CN
China
Prior art keywords
mems
substrate
dielectric layer
cmos
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101365438A
Other languages
English (en)
Other versions
CN102107846A (zh
Inventor
李建兴
谢聪敏
刘志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State System Co Ltd
Original Assignee
Solid State System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State System Co Ltd filed Critical Solid State System Co Ltd
Publication of CN102107846A publication Critical patent/CN102107846A/zh
Application granted granted Critical
Publication of CN102107846B publication Critical patent/CN102107846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供一种密封微机电系统(MEMS)封装，其包含CMOS MEMS芯片和第二衬底。CMOS MEMS芯片具有第一衬底、结构介电层、CMOS电路和MEMS结构。结构介电层安置在第一结构衬底的第一侧上。结构介电层具有用于电互连的互连结构，且还具有保护结构层。第一结构衬底具有至少一孔。所述孔位于保护结构层下方以形成至少一腔室。腔室在第一结构衬底的第二侧中暴露到环境。腔室还包括MEMS结构。第二衬底在腔室上方粘附到第一衬底的第二侧以形成密封空间，且MEMS结构位于所述空间内。

Description

密封微机电系统装置及其制造方法与封装结构
技术领域
本发明涉及微机电系统(microelectromechanical system，MEMS)装置。更明确地说，本发明涉及MEMS装置的结构和制造工艺。
背景技术
已在各种应用中提议MEMS装置。然而，MEMS装置通常处于开放环境中。由于MEMS装置的MEMS结构对环境空气较为敏感，所以在开放环境中操作可能拾取噪声。于是提议用于MEMS装置的密封封装。
密封MEMS封装具有包含使MEMS结构与外部环境隔离的特性。举例来说，可通过对MEMS形成真空环境来避免空气和热噪声的阻尼。另外，密封腔室可保护MEMS装置以免受EM干扰且产生具有高性能和低普及成本的小尺寸MEMS装置。密封MEMS封装的应用包含加速计、陀螺仪、谐振器或RF MEMS组件。
对于当前密封MEMS产品，在单独衬底中制造MEMS结构和感测或驱动电路。MEMS结构包含传感器或致动器。MEMS传感器能够感测物理信号(例如，加速度和角速度)并转变为电信号，且电信号变得可经由感测电路读取；同时MEMS致动器能够经由驱动电路创建机械运动。感测和驱动电路两者均由众所周知的CMOS工艺制造。图1是说明常规密封MEMS装置的横截面图。在图1中，常规的密封MEMS装置包含下部衬底100、中部衬底102和顶部衬底104。下部衬底100经图案化以具有凹进空间106和作为感测IC的具有连接垫114的CMOS电路。中部衬底102经制造为具有排气孔110的感测元件。顶部衬底104经制造为如具有凹进空间108的盖帽。中部衬底102通过粘附环112而与顶部衬底100和顶部衬底104粘附。因而，凹进空间106和108连同排气孔110形成密封腔室。
然而，此常规工艺具有某些缺点，其中包含高成本、由于将三个元件封装到装置中引起的生产良品率问题以及MEMS与感测IC结合的寄生效应。
发明内容
本发明的一方面提供一种密封装置，其可至少减少如上文提及的缺点。
本发明的实施例提供一种密封MEMS封装，其包含CMOS MEMS芯片，所述CMOS MEMS芯片具有第一结构衬底、结构介电层、CMOS电路、MEMS结构和第二衬底。所述结构介电层安置在所述第一结构衬底的第一侧上。结构介电层具有用于电互连的互连结构，且还具有保护结构层。第一结构衬底具有至少一孔。保护结构层位于所述孔上方以形成至少一腔室。腔室在第一结构衬底的第二侧。MEMS结构暴露在所述腔室中。第二衬底在腔室上方粘附到第一衬底的第二侧以使所述腔室形成密封空间，且MEMS结构位于所述空间内，其中第二衬底不具有CMOS电路的一部分。
本发明的实施例还提供一种用于制造密封微机电系统(MEMS)装置的方法。所述方法包含提供第一衬底。接着，在所述第一衬底的第一侧上方形成结构介电层，其中CMOS电路和MEMS结构形成在第一衬底和结构介电层中。从第一衬底的第二侧图案化第一衬底和结构介电层以形成腔室，其中MEMS结构暴露在腔室中。将第二衬底粘附在第一衬底的第二侧上方以从第一衬底的第二侧密封腔室。
本发明的实施例还提供一种MEMS装置的封装结构，其包含MEMS裸片、封装电路衬底和模制层。所述MEMS裸片包括CMOS MEMS芯片，其具有第一结构衬底、结构介电层、MEMS结构、CMOS电路和第二衬底。所述结构介电层安置在第一结构衬底的第一侧上。结构介电层具有用于电互连的互连结构，且还具有保护结构层。第一结构衬底具有至少一孔。保护结构层位于所述孔上方以形成至少一腔室。所述腔室在第一结构衬底的第二侧。腔室还包括MEMS结构。第二衬底在腔室上方粘附到第一衬底的第二侧以使所述腔室形成密封空间，且MEMS结构位于所述空间内，其中第二衬底不具有CMOS电路的一部分。封装电路衬底固持MEMS裸片。模制层包封在MEMS裸片和引线框上方。
本发明的实施例还提供一种MEMS装置的封装结构。所述MEMS装置的封装结构包含CMOS MEMS芯片，其具有第一结构衬底、结构介电层、MEMS结构、CMOS电路、第二衬底和第三衬底。所述结构介电层沉积在所述第一结构衬底的第一侧上。结构电介质包括用于电连接的互连结构。第一结构衬底和结构介电层包括孔，且MEMS结构位于所述孔内。互连结构具有位于结构介电层中的输出垫结构以耦合出所述CMOS MEMS芯片的电信号。第二衬底在孔上方粘附到第一衬底的第二侧以密封所述孔的一侧。导电突起位于输出垫结构上。粘附层位于输出垫结构上，且还以环结构的形式位于结构介电层的顶部上。环结构包围MEMS结构和输出垫结构。第三衬底层通过粘附层粘附在结构介电层上方以密封所述孔的另一侧，且形成密封空间。第三衬底层具有位于所述第三衬底层中的延伸性输出垫结构，所述延伸性输出垫结构具有电连接到所述导电突起的底部末端和被暴露的顶部末端。
本发明的实施例还提供一种MEMS装置的封装结构。所述MEMS装置的封装结构包含CMOS MEMS芯片，其具有第一衬底、结构介电层、MEMS结构、CMOS电路和第二衬底。结构介电层沉积在第一结构衬底的第一侧上。结构介电层包括用于电连接的互连结构。第一衬底和结构电介质在第一衬底的第一侧中包括腔室。腔室抵靠着第一结构衬底在第一结构层的顶侧。腔室包括MEMS结构。互连结构具有位于结构介电层中的输出垫结构以耦合出CMOS电路的电信号。导电突起位于输出垫结构上。粘附层位于所述输出垫结构上，且还以环结构的形式位于结构介电层的顶部上。环结构包围MEMS结构和输出垫结构。第二衬底层通过粘附层粘附在结构介电层上方以密封所述腔室，且形成密封空间。MEMS结构位于密封空间内。第二衬底层具有位于所述第三衬底层中的延伸性输出垫结构，所述延伸性输出垫结构具有电连接到所述导电突起的底部末端和被暴露的顶部末端。
应理解，先前概括描述和以下详细描述两者均是示范性的，且既定提供对所主张的本发明的进一步解释。
附图说明
包含附图以提供对本发明的进一步理解，且附图并入在本说明书中并形成其一部分。附图说明本发明的实施例，且连同描述内容一起，用以解释本发明的原理。
图1是说明常规密封MEMS装置的横截面图。
图2A是根据一个实施例示意性说明MEMS封装的横截面图。
图2B是示意性说明图2A中的MEMS封装的内部结构的俯视图。
图3A是根据一个实施例示意性说明MEMS封装的横截面图。
图3B是示意性说明图3A中的MEMS封装的内部结构的俯视图。
图4是根据一个实施例示意性说明MEMS封装的横截面图。
图5是根据一个实施例示意性说明MEMS封装的横截面图。
图6到9是根据本发明的一个实施例示意性说明用于MEMS封装的制造流程的横截面图。
图10到13是根据本发明的一个实施例示意性说明用于另一MEMS封装的制造流程的横截面图。
图14是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图15是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图16是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图17是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图18A是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图18B是示意性说明来自图18A的俯视图的经封装结构的俯视图。
图19是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图20是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图21是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图22A到22C是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。
图23是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图24A到24C是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。
图25A到25I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。
图26A到26I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图或俯视图。
图27到28是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。
图29A到29I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图或俯视图。
具体实施方式
在本发明的公开内容中，已提议若干实施例中的新颖密封MEMS装置。密封MEMS封装至少具有以下特征。IC与MEMS之间的集成可增加高性能。MEMS与感测IC制造在同一衬底中以避免MEMS与感测IC结合的寄生效应。密封层可通过已知CMOS技术的互连工艺而形成在MEMS元件的一侧上方。芯片规模封装(chip scale package，CSP)和晶片级封装(wafer levelpackage，WLP)可用于小尺寸和低成本工艺。额外衬底使用晶片-晶片接合或熔合而附接到MEMS的另一侧上以形成密封封装。
提供若干实施例以进行描述。然而，本发明不限于所述实施例的公开内容。另外，所述实施例还可恰当地彼此组合。
图2A是根据一个实施例示意性说明具有密封封装的MEMS装置的横截面图。图2B是示意性说明图2A中的MEMS装置的内部结构的俯视图。在图2A和2B中，MEMS装置可包含CMOS MEMS芯片和第二衬底200。CMOSMEMS芯片包含第一衬底、结构衬底层、CMOS电路和MEMS结构。第一衬底202(例如硅衬底)具有腔室208，且MEMS结构214暴露在所述腔室中。MEMS结构214(在此实例中形成在衬底202和结构介电层210中)在末端部分处由衬底202或结构电介质210固持，使得MEMS结构214可感测(例如)MEMS装置的加速移动。结构介电层210安置在第一衬底202的第一侧上。结构介电层210具有互连结构216。结构介电层210还具有嵌入在内部的保护层212且服务于位于MEMS结构214上方的密封层201。保护层可为(例如)导电层。结构介电层210具有位于MEMS结构214上方的凹进部分。MEMS结构214形成在第一衬底202和结构介电层210中。CMOS电路218已通过CMOS制造工艺而形成在第一衬底202和结构介电层210中。CMOS电路218具有位于结构介电层210中的输出垫结构216。第二衬底200在腔室208上方粘附到第一衬底202的第二侧以形成用于MEMS结构的密封空间。第二衬底200没有必要具有CMOS电路。换句话说，第二衬底200可为(例如)还用于形成用于MEMS结构214的密封空间的简单板。粘附层220是用以闭合腔室208的闭合环。粘附层220可为常见粘附材料层或熔合层。因而，结构介电层210和第二衬底200密封腔室208以具有密封空间，其中结构介电层210在CMOS工艺中但不是通过封装工艺形成。
第二衬底200可为硅、玻璃、石英、陶瓷等。结构介电层(充当密封层)由介电层和导电层形成。此些层与CMOS电路的互连结构中所使用的层相同。MEMS装置是导电层、介电层与衬底的一部分的组合物。密封腔室208可在一个实施例中为真空腔室。所述腔室中的MEMS结构214可通过(例如)造成电容变化的位置移位来感测MEMS装置的移动。所述操作机制可在此项技术中已知，而不作进一步描述。MEMS结构214可在不限于所述实施例的情况下呈各种其它结构。
图3A是根据一个实施例示意性说明MEMS装置的横截面图。图3B是示意性说明图3A中的MEMS装置的内部结构的俯视图。在图3A和图3B中，MEMS结构214仅形成在结构介电层210中。结构202具有用以充当腔室208的一部分的开口。结构介电层210还具有凹进空间205作为腔室230的另一部分。密封层201和输出垫结构216嵌入在结构介电层210中。CMOS电路218形成在第一衬底202和结构介电层210中。第二衬底200借助于粘附材料或熔合通过粘附层220粘附到第一衬底202。
在图3A和图3B的此实施例中，MEMS结构214为结构介电层210中的导电层和介电层的组合物。密封腔室208中的MEMS结构214可(例如)感测MEMS装置的移动。
图4是根据一个实施例示意性说明MEMS装置的横截面图。在图4中，MEMS装置的结构基本上类似于图2A中的结构。然而，结构介电层210的密封层206中的保护层呈栅格结构232。栅格结构232具有较大机械强度来在制造期间抵抗外部压力。另外，周围金属层234还可经实施以遮蔽装置以免受(例如)电磁波。此外，MEMS结构230还可包含来自结构介电层210的额外部分236。
图5是根据一个实施例示意性说明MEMS装置的横截面图。在图5中，其类似于图4且根据图3A修改，其中结构介电层210中的密封层206还包含栅格结构232和周围金属层234。MEMS结构230形成在结构介电层210中。
对于MEMS装置的结构，密封层206基于CMOS制造工艺而形成在结构介电层210层中。结构介电层210层没有必要通过包装工艺来形成。CMOS电路218还可基于兼容性CMOS工艺而形成在衬底202和结构介电层210层中。衬底200接着简单地以粘附方式粘附到衬底202。
用于MEMS装置的制造工艺进一步描述如下。图6到9是根据本发明的一个实施例示意性说明用于MEMS装置的制造流程的横截面图。
在图6中，MEMS装置已形成为在结构介电层210中具有MEMS结构230、CMOS电路21 8和密封层206。密封层206具有(例如)嵌入式栅格结构232。周围金属层234也形成在结构介电层210中。在此制造阶段处，结构介电层210形成在衬底202(例如硅衬底)上。
在图7中，将形成用于含有MEMS结构230的腔室208，且将暴露MEMS结构230。衬底202经图案化以形成排气孔作为腔室208的一部分。排气孔暴露结构介电层210。对于衬底202中的MEMS结构230，将底部移除一部分以使底部表面250凹进。
在图8中，执行各向同性蚀刻工艺以蚀刻结构介电层210中的介电材料以暴露导电层。换句话说，结构介电层210具有凹进空间252以充当腔室的一部分。在此实例中，MEMS结构230还包含来自结构介电层210的额外部分236。然而，MEMS结构230的大部分与结构介电层210分离以使MEMS结构感测(例如)加速度。在图9中，为了具有密封空间，使用第一衬底200来从第二衬底202的另一侧密封所述腔室208。第一衬底200可通过粘附层220(例如粘附材料层或熔合层)而粘附到第二衬底202。粘附层220为用以封闭腔室208的环。在将衬底200粘附到第二衬底202之前，可抽空腔室208以具有特定低压力水平。
图10到13是根据本发明的一个实施例示意性说明用于另一MEMS装置的制造流程的横截面图。在图10中，对于MEMS装置的不同结构，制造工艺在细节上可能有所不同，而设计特征保持相同。在图10中，从MEMS装置已形成为在结构介电层210中具有MEMS结构230、CMOS电路218和密封层206的阶段开始。密封层206具有(例如)嵌入式栅格结构232。周围金属层234也形成在结构介电层210中。在此制造阶段处，结构介电层210形成在衬底202(例如硅衬底)上。然而，此实例中的MEMS结构230经设计以仅在结构介电层210中，其中衬底202仅用于提供腔室。
在图11中，衬底202经图案化以形成开口以充当腔室208的主要部分。腔室208暴露结构介电层210。在图12中，对结构介电层210执行用于介电材料的各向同性蚀刻工艺，使得MEMS结构230的导电层和密封层206的栅格结构232被暴露。除了结构介电层的固持部分之外，MEMS结构230的MEMS结构与结构介电层210和衬底202分离。
在图13中，如先前描述，为了具有密封空间，使用第一衬底200来从第二衬底202的另一侧密封所述腔室208。第一衬底200可通过粘附层220(例如粘附材料层或熔合层)而粘附到第二衬底202。粘附层220为用以封闭腔室208的环。在将衬底200粘附到第二衬底202之前，可抽空腔室208以具有特定低压力水平。在此实例中，衬底202中的腔室260仅用于充当腔室的主要部分以用于适应MEMS结构230。
在以下描述中，描述后续封装工艺。在MEMS裸片已完成制造之后，接着将MEMS裸片封装到MEMS芯片中作为MEMS装置。密封MEMS封装可在当前IC封装技术中以各种方式实施。其还可与其它芯片封装在一起以用于多芯片封装(MCP)应用。
图14是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图14中，使用引线框以用于封装。引线框具有裸片垫266和引线260。MEMS裸片固持在裸片垫266上。另外，MEMS裸片的I/O端子还通过接合电线262而连接到引线260。举例来说，CMOS电路的输出垫结构216还连接到对应引线260。接着，使用模制化合物264来将MEMS裸片模制为MEMS装置。
图15是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图15中，其类似于图14中的结构，但包含额外保护层268。保护层268可保护MEMS裸片的密封层以免在封装工艺期间在形成模制化合物264、喷水、取放和各种处置工艺等期间受到破坏。保护层具有开口以暴露输出垫结构216以用于与接合电线262接合。
图16是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图16中，封装结构也基于图16中的结构，其中保护层具有修改。此实例中的保护层268为具有盖帽空间269的盖帽结构。呈盖帽结构的保护层268具有相同功能以保护MEMS裸片的密封层以免在封装工艺期间在形成模制化合物264、喷水、取放和各种处置工艺等期间受到破坏。
图17是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图17中，MEMS装置302还可使用板上芯片(chip on board，COB)技术来安装在系统印刷电路板(printed circuit board，PCB)300上。输出垫结构通过电线262接合到PCB 300的电路垫304。接着，模制层306(例如包封层，例如环氧树脂)可包封在MEMS装置302上方。
图18A是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。图18B是示意性说明来自图18A的俯视图的经封装结构的俯视图。在图18A和图18B中，在替代封装工艺中，其基于(例如)倒装芯片工艺。在输出垫结构上形成突起270。MEMS装置的其它结构类似于先前描述，而不作进一步描述。在输出垫结构(例如CMOS电路218中的一者)上形成突起270之后，接着以倒装芯片方式将MEMS芯片接合到所述PCB。
图19是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的应用的横截面图。在图19中，在图18A中的步骤之后，通过突起270(例如焊料突起或柱突起)在垫310处将MEMS装置接合到系统PCB 300。如果必要的话，可在PCB 300上方形成如模制材料等包封物。
图20是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图20中，对于替代封装工艺，结构介电层210还可包含支撑性垫结构273连同输出垫结构216。第三衬底340通过封装工艺以粘附方式形成在结构介电层210上方。第三衬底340还具有延伸性输出垫结构344和保护层342的嵌入式结构。延伸性输出垫结构344至少通过突起270而电连接到结构介电层210中的输出垫结构216。保护层342的末端垫是包围密封层206的环结构。接着，第三衬底340通过粘附层271粘附到结构介电层210，所述粘附层271可为导电型或非导电型的B级环氧树脂。然而，导电B级环氧树脂是优选的，因为其可至少有助于结构介电层210中的输出垫结构与第三衬底340中的延伸性输出垫结构344之间的电连接。
图21是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图21中，在结构介电层210上额外形成第三衬底之后，可使用延伸性输出垫结构344来通过倒装芯片方式用突起312在垫310处接合到系统PCB 300以供应用。
图22A到22C是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。在图22A中，对封装工艺的描述从第二衬底202已被图案化以具有腔室空间的阶段开始。在此实例中，MEMS结构230由衬底202和结构介电层210形成。在实际制造工艺中，同时一起形成若干MEMS装置400。在图22B中，输出垫结构216(例如属于CMOS电路)保持在没有突起的结构介电层中。衬底200还从另一侧粘附到衬底202。在图22C中，保护层268可形成在衬底202上方，但暴露输出垫结构216。接着，执行切割工艺402以将MEMS装置400切割为分离的MEMS裸片。
图23是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。其类似于图22C中的工艺，但保护层410呈具有凹进空间412的盖帽结构而不直接接触密封层206。接着，执行切割工艺402。在封装工艺中，可将腔室抽空到特定真空水平。
图24A到24C是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。在图24A中，同样，对封装工艺的描述从第二衬底202已被图案化以具有腔室空间的阶段开始。在此实例中，MEMS结构230由衬底202和结构介电层210形成。在实际制造工艺中，同时一起形成若干MEMS装置400。
在图24B中，输出垫结构216(例如属于CMOS电路)保持在没有突起的结构介电层中。衬底200还从另一侧通过粘附层220而粘附到衬底202。腔室现在为密封的。腔室可具有特定真空水平。
在图24C中，可在输出垫结构216上形成突起270以用于后续封装工艺。接着，通过切割工艺402将MEMS装置400切割为单独单元。
图25A到25I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图。在图25A中，对封装工艺的描述从第二衬底202已被图案化以具有腔室空间的阶段开始。在此实例中，MEMS结构230由衬底202和结构介电层210形成。另外，可在结构介电层210中形成支撑性环221。输出垫结构216保持在结构介电层210中。在实际制造工艺中，同时一起形成若干MEMS装置404。在图25B中，通过粘附层220将衬底200粘附到衬底202。
在图25C中，提供盖帽结构450，如横截面图中所示。以俯视图示出MEMS装置404。盖帽结构450由第三衬底282形成。盖帽结构450可任选地具有凹进空间286。第三衬底282具有包含延伸性输出垫结构280和保护层288的内部结构，其具有闭合环，例如矩形环。粘附层284a和284b涂覆在延伸性输出垫结构的垫上。因此，粘附层284c和284d也形成在MEMS装置404上。粘附层可为(例如)B级环氧树脂。
在图25D中，通过粘附层逐个地将盖帽结构450粘附到MEMS装置404上，称为芯片规模封装(chip scale package，CSP)。延伸性输出垫结构280通过突起270连接到输出垫结构216。如果B级环氧树脂为导电型，那么导电B级环氧树脂可有助于电连接。由于粘附层284a为闭合环，那么粘附环还可改进密封腔室。在图25E中，对于基于晶片级封装(wafer level package，WLP)的替代方式，盖帽结构450根据衬底202而形成在衬底282中。
在图25F中，在图25D的步骤之后，在盖帽结构450之间的间隙处执行切割工艺402，以便获得MEMS裸片。延伸性输出垫结构可替换衬底210中的输出垫结构。在图25G中，在图25E的步骤之后，在剩余盖帽结构450之间的间隙处执行切割工艺402，以便获得MEMS裸片。
在图25H中，在切割工艺之后，获得作为MEMS裸片的个别MEMS装置。粘附层290是粘附层284a、284b、284c、284d的组合，且封闭突起270。然而，此实施例中的MEMS装置的MEMS结构230可被暴露，且盖帽结构450可充当密封层。归因于粘附层290密封腔室206。
在图251中，此实施例的结构基本上与图25H中的结构相同。不同之处是额外侧环292，其连接到粘附层290且可进一步改进密封效应。
还提供具有不同MEMS结构的另一替代封装工艺。图26A到26I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图或俯视图。在图26A中，封装工艺从已经形成了一些MEMS结构的阶段开始。结构介电层210具有若干导电层作为用于CMOS电路的互连结构。还在结构介电层中形成支撑环280。此实施例中的MEMS结构230是开放的。结构介电层210不具有密封层。
在图26B中，通过粘附层220将衬底200粘附到衬底202，如先前描述。还在输出垫结构216上形成突起294。在此阶段处，MEMS装置452已完成制造。在图26C中，示出此阶段处的单个MEMS装置452的俯视图。支撑性环280包围MEMS结构230且突起294形成在输出导电结构216上。
在图26D中，以横截面图示出盖帽结构450且以俯视图示出MEMS装置452。在MEMS装置的支撑性环280和输出垫结构216上形成粘附层284c和284d(例如B级环氧树脂)。在盖帽结构450的对应位置上形成粘附层284a和284b，如先前描述。
在图26E中，对于CSP工艺，将盖帽结构450(还充当第三衬底)粘附到MEMS装置452的结构介电层210。在图26F中，对于WLP方式，相应地通过粘附层将具有多个盖帽结构450的衬底282在支撑性环280和输出垫结构216上粘附到结构介电层210。
在图26G中，针对图26E中的结构在盖帽结构450之间的间隙处执行切割工艺402。在图26H中，针对图26F中的结构在MEMS装置452之间的间隙处执行切割工艺402。
或者，在图26I中，在盖帽结构450之间的间隙处形成图25I中的侧环292。接着，执行切割工艺402。
MEMS装置还可呈不同结构。图27和28是根据本发明的一个实施例示意性说明MEMS装置的经封装结构的横截面图。在图27中，MEMS结构406仅由结构介电层210形成。衬底202可具有凹进空间，使得形成密封腔室406。突起500和粘附层502类似于先前结构，且省略描述。形成具有第三衬底282的MEMS装置460。在腔室中暴露MEMS结构406，所述腔室归因于第三衬底282而为密封的。同样，在图28中，可针对MEMS装置460额外包含侧环292，以便改进密封结构。
图29A到29I是根据本发明的一个实施例示意性说明用于MEMS装置的经封装结构的封装工艺的横截面图或俯视图。在图29A中，对于替代MEMS装置，封装工艺从已经形成了一些MEMS结构的阶段开始。结构介电层210具有若干导电层作为用于CMOS电路的互连结构。还在结构介电层中形成支撑环280。此实施例中的MEMS结构230是开放的，且仅来自结构介电层210。结构介电层210不具有密封层。
在图29B中，通过粘附层220将衬底200粘附到衬底202，如先前描述。还在输出垫结构216上形成突起219。在此阶段处，MEMS装置452已完成制造。在图26C中，示出此阶段处的单个MEMS装置452的俯视图。支撑性环280包围MEMS结构230且突起219形成在输出导电结构216上。
在图29C中，示出此阶段处的单个MEMS装置452的俯视图。支撑性环280包围MEMS结构230且突起219形成在输出导电结构216上。
在图29D中，以横截面图示出盖帽结构450且以俯视图示出MEMS装置452。在MEMS装置的支撑性环280和输出垫结构216上形成粘附层284c和284d(例如B级环氧树脂)。在对应位置上形成粘附层284a和284b。在图29E中，对于CSP工艺，将盖帽结构450(还充当具有密封层的第三衬底)粘附到MEMS装置452的结构介电层210。
在图29F中，针对图29E中完成的结构在盖帽结构450之间的间隙处执行切割工艺402。在图29G中，还在间隙处形成侧环292，针对图26F中完成的结构在MEMS装置452之间的间隙处执行切割工艺402之间。
在图29H中，衬底282已形成有多个盖帽结构450。还将保护层288嵌入在第三衬底282中。在图29I中，通过粘附层将衬底282粘附到结构介电层210。接着，执行切割工艺402以将MEMS装置452切割为多个MEMS裸片。
所属领域的技术人员将明白，可在不脱离本发明的范围或精神的情况下对本发明的结构做出各种修改和变化。鉴于前述描述内容，希望本发明涵盖本发明的修改和变化，只要其属于所附权利要求书及其等效物的范围内。

Claims (44)

1.一种密封微机电系统(MEMS)封装，其包括：
CMOS MEMS芯片，其具有为结构性的第一衬底和位于所述第一衬底的第一侧上的结构介电层，
其中所述结构介电层包括互连结构和保护结构层，其中所述第一衬底包括至少一孔且所述保护结构层位于所述孔上方以形成至少一腔室，
其中所述腔室在所述第一衬底的第二侧处，且MEMS结构位于所述腔室内部，所述互连结构包括输出垫结构以耦合出所述CMOS MEMS芯片的电信号；以及
第二衬底，其在所述腔室一方上面粘附到所述第一衬底的第二侧以使所述腔室形成密封空间，其中所述MEMS结构位于所述密封空间内。
2.根据权利要求1所述的密封MEMS封装，其特征在于所述MEMS结构包括所述第一衬底的一部分。
3.根据权利要求1所述的密封MEMS封装，其特征在于所述MEMS结构包括所述结构介电层的一部分。
4.根据权利要求3所述的密封MEMS封装，其特征在于所述MEMS结构包括介电层和封闭所述介电层的金属层。
5.根据权利要求1所述的密封MEMS封装，其特征在于所述保护结构层包括硬掩模层或结构导电层。
6.根据权利要求5所述的密封MEMS封装，其特征在于所述结构导电层包括位于所述腔室上方的栅格结构以及位于所述MEMS结构和所述CMOS MEMS芯片的CMOS电路上方的遮蔽层。
7.根据权利要求1所述的密封MEMS封装，其特征在于CMOS电路形成在所述第一衬底和所述结构介电层中，其中所述CMOS电路电耦合到所述MEMS结构。
8.根据权利要求1所述的密封MEMS封装，其进一步包括位于所述输出垫结构上的金属突起以耦合出所述电信号。
9.根据权利要求1所述的密封MEMS封装，其进一步包括通过第一粘附层安置在所述结构介电层上的第三衬底，其中所述第三衬底还包含与所述CMOS MEMS芯片的所述输出垫结构电连接的延伸性输出垫结构。
10.根据权利要求9所述的密封MEMS封装，其特征在于与CMOSMEMS芯片的所述输出垫结构电连接的位于所述第三衬底中的所述延伸性输出垫结构包括位于所述输出垫结构上的导电突起或第二粘附层。
11.根据权利要求10所述的密封MEMS封装，其特征在于所述导电突起包含柱突起或焊料突起，其中所述第二粘附层包含焊料膏或者导电或非导电环氧树脂。
12.根据权利要求1所述的密封MEMS封装，其特征在于所述第二衬底为不具有电路的平坦层。
13.根据权利要求1所述的密封MEMS封装，其特征在于粘附到所述第一衬底的所述第二侧的所述第二衬底包括粘附层或熔合层。
14.一种微机电系统(MEMS)装置的封装结构，其包括：
CMOS MEMS裸片，其包括：
CMOS MEMS芯片，其具有为结构性的第一衬底和位于所述第一衬底的第一侧上的结构介电层，其中所述结构介电层包括互连结构和保护结构层，其中所述第一衬底包括至少一孔，其中所述保护结构层位于所述孔上方以形成至少一腔室，其中所述腔室在所述第一衬底的第二侧处，其中MEMS结构位于所述腔室内，其中所述互连结构包括输出垫结构以耦合出所述CMOS MEMS芯片的电信号；以及
第二衬底，其在所述腔室一方上面粘附到所述第一衬底的第二侧以使所述腔室形成密封空间，其中所述MEMS结构位于所述密封空间内；
封装电路衬底，其用于固持所述CMOS MEMS裸片；以及
模制层，其包封在所述CMOS MEMS裸片和引线框上方。
15.根据权利要求14所述的MEMS装置的封装结构，其特征在于CMOS电路形成在所述第一衬底和所述结构介电层中，其中所述CMOS电路电耦合到所述MEMS结构。
16.根据权利要求15所述的MEMS装置的封装结构，其特征在于所述封装电路衬底为引线框，所述引线框具有用于固持所述CMOS MEMS裸片的裸片垫和多个引线，所述多个引线经由接合电线与所述CMOS MEMS芯片中的所述CMOS电路连接。
17.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述CMOS MEMS裸片进一步包括位于所述MEMS结构上方的保护层，且所述保护层具有开口以暴露所述输出垫结构。
18.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述CMOS MEMS裸片进一步包括位于所述MEMS结构上方的具有凹进空间的保护盖帽层，且所述保护盖帽层具有开口以暴露所述输出垫结构。
19.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述封装电路衬底为印刷电路板，且所述CMOS MEMS裸片通过接合电线而电连接到所述印刷电路板。
20.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述封装电路衬底为印刷电路板，且所述CMOS MEMS裸片通过焊料突起以倒装芯片封装结构电连接到所述印刷电路板。
21.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述第一衬底的一部分。
22.根据权利要求14所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述结构介电层的一部分。
23.根据权利要求22所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括介电层和封闭所述介电层的金属层。
24.根据权利要求15所述的MEMS装置的封装结构，其特征在于所述保护结构层包括硬掩模层或结构导电层。
25.根据权利要求24所述的MEMS装置的封装结构，其特征在于所述结构导电层包括位于所述腔室上方的栅格结构以及位于所述MEMS结构和所述CMOS电路上方的遮蔽层。
26.根据权利要求14所述的MEMS装置的封装结构，其特征在于粘附到所述第一衬底的第二侧的第二衬底包括粘附层或熔合层。
27.一种微机电系统(MEMS)装置的封装结构，其包括：
CMOS MEMS芯片，其具有为结构性的第一衬底和位于所述第一衬底的第一侧上的结构介电层，其中所述结构介电层包括互连结构，其中所述第一衬底和所述结构介电层包括至少一孔且MEMS结构位于所述孔内，其中所述互连结构包括输出垫结构以耦合出所述CMOS MEMS芯片的电信号；以及
第二衬底，其在所述孔一方上面粘附到所述第一衬底的第二侧以密封所述孔的一侧；以及
第三衬底，其通过第一粘附层而粘附在所述结构介电层一方上面以密封所述孔的另一侧以形成密封空间，
其中所述MEMS结构位于所述密封空间内，其中所述第三衬底具有位于所述第三衬底中的延伸性输出垫结构，所述延伸性输出垫结构具有电连接到所述CMOS MEMS芯片的所述输出垫结构的底部末端和被暴露的顶部末端。
28.根据权利要求27所述的MEMS装置的封装结构，其特征在于电连接到CMOS MEMS芯片的所述输出垫结构的位于所述第三衬底中的所述延伸性输出垫结构包括位于所述输出垫结构上的导电突起或第二粘附层。
29.根据权利要求28所述的MEMS装置的封装结构，其特征在于所述导电突起包含柱突起或焊料突起，其中所述第二粘附层包含导电或非导电环氧树脂。
30.根据权利要求27所述的MEMS装置的封装结构，其特征在于所述结构介电层包括支撑性导电环结构。
31.根据权利要求30所述的MEMS装置的封装结构，其特征在于所述第三衬底进一步包括嵌入式保护层，所述嵌入式保护层具有通过所述粘附层的一部分而与所述支撑性导电环连接的保护性环。
32.根据权利要求27所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述第一衬底的一部分。
33.根据权利要求27所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述结构介电层的一部分。
34.根据权利要求33所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括介电层和封闭所述介电层的金属层。
35.根据权利要求27所述的MEMS装置的封装结构，其特征在于粘附到所述第一衬底的第二侧的第二衬底包括第三粘附层或熔合层。
36.一种微机电系统(MEMS)装置的封装结构，其包括：
CMOS MEMS芯片，其具有为结构性的第一衬底和位于所述第一衬底的第一侧上的结构介电层，
其中所述结构介电层包括互连结构，且所述互连结构包括输出垫结构以耦合出所述CMOS MEMS芯片的电信号，
其中所述第一衬底和所述结构介电层在所述第一衬底的所述第一侧处包括腔室，其中所述腔室抵靠着所述第一衬底的所述第一侧而在所述结构介电层的顶侧，其中MEMS结构位于所述腔室内；以及
顶衬底，其通过第一粘附层而粘附在所述结构介电层上方以密封所述腔室且形成密封空间，其中所述MEMS结构位于所述密封空间内，其中所述顶衬底具有位于所述顶衬底中的延伸性输出垫结构，所述延伸性输出垫结构具有电连接到所述CMOS MEMS芯片的所述输出垫结构的底部末端和被暴露的顶部末端。
37.根据权利要求36所述的MEMS装置的封装结构，其特征在于电连接到所述CMOS MEMS芯片的所述输出垫结构的位于所述顶衬底中的所述延伸性输出垫结构包括位于所述输出垫结构上的导电突起或第二粘附层。
38.根据权利要求37所述的MEMS装置的封装结构，其特征在于所述导电突起包含柱突起或焊料突起，其中所述第二粘附层包含导电或非导电环氧树脂。
39.根据权利要求36所述的MEMS装置的封装结构，其特征在于所述结构介电层包括支撑性导电环结构。
40.根据权利要求39所述的MEMS装置的封装结构，其特征在于所述顶衬底进一步包括保护性环，所述保护性环通过所述粘附层的一部分而与位于所述结构介电层中的所述支撑性环连接。
41.根据权利要求39所述的MEMS装置的封装结构，其特征在于所述顶衬底包括与所述腔室连接的凹进结构，所述凹进结构为用以密封在所述MEMS结构周围的外部环。
42.根据权利要求36所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述第一衬底的一部分。
43.根据权利要求36所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括所述结构介电层的一部分。
44.根据权利要求43所述的MEMS装置的封装结构，其特征在于所述MEMS结构包括介电层和封闭所述介电层的金属层。
CN2010101365438A 2009-12-28 2010-03-12 密封微机电系统装置及其制造方法与封装结构 Active CN102107846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/647,559 2009-12-28
US12/647,559 US8217474B2 (en) 2009-12-28 2009-12-28 Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device

Publications (2)

Publication Number Publication Date
CN102107846A CN102107846A (zh) 2011-06-29
CN102107846B true CN102107846B (zh) 2013-04-17

Family

ID=44172144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101365438A Active CN102107846B (zh) 2009-12-28 2010-03-12 密封微机电系统装置及其制造方法与封装结构

Country Status (2)

Country Link
US (1) US8217474B2 (zh)
CN (1) CN102107846B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343789B2 (en) * 2010-08-17 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Microstructure device with an improved anchor
FR2977885A1 (fr) * 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue
WO2013052676A1 (en) 2011-10-07 2013-04-11 Analog Devices, Inc. Systems and methods for air release in cavity packages
WO2013101156A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Integration of laminate mems in bbul coreless package
WO2014070930A2 (en) * 2012-11-01 2014-05-08 Robert Bosch Gmbh Surface charge mitigation layer for mems sensors
US8987845B2 (en) * 2012-11-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for the prevention of suspended silicon structure etching during reactive ion etching
US8729679B1 (en) 2012-12-04 2014-05-20 Nxp, B.V. Shielding silicon from external RF interference
TWI512938B (zh) 2013-01-28 2015-12-11 Asia Pacific Microsystems Inc 整合式微機電元件及其製造方法
US8564076B1 (en) 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US9040386B2 (en) * 2013-07-23 2015-05-26 Maxim Integrated Products, Inc. Method for varied topographic MEMS cap process
US9114976B1 (en) * 2014-03-07 2015-08-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with stress release configuration
CN105439072B (zh) * 2014-08-14 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US10167189B2 (en) * 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
GB2539631A (en) * 2015-04-09 2016-12-28 Continental automotive systems inc Symmetrical piezoresistive pressure sensor with stacking ICs
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
US9952111B2 (en) * 2015-04-15 2018-04-24 Infineon Technologies Ag System and method for a packaged MEMS device
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
CN105513974B (zh) * 2016-01-11 2018-06-19 苏州工业园区纳米产业技术研究院有限公司 一种基于单晶圆的硅帽加盖方法
ITUB20161080A1 (it) * 2016-02-25 2017-08-25 St Microelectronics Srl Dispositivo sensore di pressione di tipo micro-elettro-meccanico con ridotta sensibilita' alla temperatura
GB2547729B (en) * 2016-02-29 2020-01-22 Cirrus Logic Int Semiconductor Ltd Integrated MEMS transducer and circuitry
EP3575262B1 (en) * 2018-05-22 2021-04-14 Murata Manufacturing Co., Ltd. Reducing crosstalk in a mixed-signal multi-chip mems device package
DE102018123934A1 (de) * 2018-09-27 2020-04-02 RF360 Europe GmbH Vorrichtung mit einer Einhausungsschicht
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
CN111432554B (zh) * 2020-03-13 2021-08-10 清华大学 微系统架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929497A (en) * 1998-06-11 1999-07-27 Delco Electronics Corporation Batch processed multi-lead vacuum packaging for integrated sensors and circuits
CN101312903A (zh) * 2005-11-23 2008-11-26 Vti技术有限公司 制造微机电元件的方法以及该微机电元件
CN101316461A (zh) * 2007-06-01 2008-12-03 财团法人工业技术研究院 微机电系统麦克风封装体及其封装组件
CN101572850A (zh) * 2008-04-11 2009-11-04 王文 在低温下制作的带应力释放膜的电容式麦克风及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7229906B2 (en) 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
US7458263B2 (en) 2003-10-20 2008-12-02 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US6939473B2 (en) 2003-10-20 2005-09-06 Invensense Inc. Method of making an X-Y axis dual-mass tuning fork gyroscope with vertically integrated electronics and wafer-scale hermetic packaging
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US20060125084A1 (en) * 2004-12-15 2006-06-15 Fazzio Ronald S Integration of micro-electro mechanical systems and active circuitry
US7250353B2 (en) 2005-03-29 2007-07-31 Invensense, Inc. Method and system of releasing a MEMS structure
US7956428B2 (en) * 2005-08-16 2011-06-07 Robert Bosch Gmbh Microelectromechanical devices and fabrication methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929497A (en) * 1998-06-11 1999-07-27 Delco Electronics Corporation Batch processed multi-lead vacuum packaging for integrated sensors and circuits
CN101312903A (zh) * 2005-11-23 2008-11-26 Vti技术有限公司 制造微机电元件的方法以及该微机电元件
CN101316461A (zh) * 2007-06-01 2008-12-03 财团法人工业技术研究院 微机电系统麦克风封装体及其封装组件
CN101572850A (zh) * 2008-04-11 2009-11-04 王文 在低温下制作的带应力释放膜的电容式麦克风及其制作方法

Also Published As

Publication number Publication date
US8217474B2 (en) 2012-07-10
US20110156106A1 (en) 2011-06-30
CN102107846A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
CN102107846B (zh) 密封微机电系统装置及其制造方法与封装结构
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
JP5643880B2 (ja) Ｍｅｍｓデバイスおよびその製造方法
US9209121B2 (en) Double-sided package
JP4838732B2 (ja) 電気的構成素子および製造方法
US20180054886A1 (en) Cased electrical component
US8043897B2 (en) Method for forming micro-electro-mechanical system (MEMS) package
US8169041B2 (en) MEMS package and method for the production thereof
KR100541087B1 (ko) 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
CN104303262A (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
CN107342747B (zh) 声表面波器件晶圆级薄型封装结构及其制造方法
US20070182029A1 (en) Semiconductor component and method for producing semiconductor components
WO2009073290A2 (en) Molded sensor package and assembly method
US9735128B2 (en) Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules
WO2004051744A2 (en) Mems control chip integration
CN103489833A (zh) 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
KR20200094127A (ko) 저 프로파일 트랜스듀서 모듈
US11012790B2 (en) Flipchip package
KR100826393B1 (ko) 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
JP2008182014A (ja) パッケージ基板及びその製造方法
JP2010226057A (ja) 中空封止構造及び中空封止構造の製造方法
KR101708531B1 (ko) 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법
US11760623B2 (en) No-gel pressure sensor package
EP4298404A1 (en) Open-cavity package for chip sensor
JPH0724272B2 (ja) 光透過用窓を有する半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant