CN101461015A - 具有间隔体的高精度电容器 - Google Patents
具有间隔体的高精度电容器 Download PDFInfo
- Publication number
- CN101461015A CN101461015A CNA2006800548109A CN200680054810A CN101461015A CN 101461015 A CN101461015 A CN 101461015A CN A2006800548109 A CNA2006800548109 A CN A2006800548109A CN 200680054810 A CN200680054810 A CN 200680054810A CN 101461015 A CN101461015 A CN 101461015A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- bottom electrode
- electronic unit
- interval body
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000007650 screen-printing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
诸如电容器的电子部件包括具有第一和第二主表面的衬底、覆盖所述衬底的第一主表面的电介质层、第一电极和第二电极。还具有覆盖所述第一和第二电极的钝化层，第一开口形成于所述第一电极之上的所述钝化层内，第二开口形成于所述第二电极之上的所述钝化层内。第一底部电极终端处于所述第一开口内，第二底部电极终端处于所述第二开口内。所述第一底部电极终端电连接至所述第一电极，所述第二底部电极终端电连接至所述第二电极。将间隔体置于所述第一底部电极终端和所述第二底部电极终端之间，并使之附着到所述钝化层上，从而在安装时为所述电子部件提供支撑。所述间隔体提供了抗倾斜能力。
Description
技术领域
本发明涉及底部电极器件的电子部件封装。其包括但不限于在半导体衬底上形成高频电容器，所述高频电容器被封装以降低器件的倾斜。
背景技术
在通信技术中人们不断对更高的频率加以利用。例如，在蜂窝通信中采用处于450MHz到3GHz的范围内的频率，在卫星视频和数据传输中则采用了处于10GHz到18GHz的范围内的频率。这些应用需要小的、精密的电容器。出于这一目的人们已经采用了多层陶瓷电容器，但是所述电容器往往缺乏精确性，并且性能也不够。薄膜电容器具有提高的精确性和性能，但是价格昂贵。
Goldberger等人的美国专利No.6621143公开了一种处于半导体衬底上的精密的高频电容器。Goldberger等人的美国专利No.6538300类似地公开了一种处于半导体衬底上的精密的高频电容器。Goldberger等人的美国专利No.6621143类似地公开了一种处于半导体衬底上的精密的高频电容器。在此将所有的这些参考文献全文引入以供参考。这些参考文献的电容器是能够以合理的成本制造的精密的高频电容器。但是，所述的各种电容器仍然存在问题。具体而言，所述器件中采用的终端的形状容易发生倾斜。所采用的终端可以是集成到器件内的焊球，其被电连接至器件内的端子。还可以通过丝网印刷形成所述终端。需要一种能够抗倾斜的高度精密的电容器(HPC)器件。
发明内容
因此，本发明的主要目的、特征或优点在于对现有技术水平有所改进。
本发明的另一目的、特征或优点在于提供了一种抗器件倾斜的高精度电容器。
本发明的另一目的、特征或优点在于提供了一种便于制造和/或有成本效益的高精度电容器。
本发明的另一目的、特征或优点在于提供了一种采用底部电极作为终端的电子部件，其也能够抗倾斜。
根据下述说明书和权利要求，本发明的这些目的、特征或优点中的一项或多项和/或其他目的、特征或优点将变得显而易见。
本发明提出了采用间隔体(standoff)来降低器件的倾斜的方案，其中，所述器件结合了作为终端的底部电极。可以通过焊球、丝网印刷或其他已知技术形成底部电极。根据本发明的一个方面，一种电容器包括具有第一和第二主表面的衬底、覆盖所述衬底的第一主表面的电介质层、第一电极和第二电极。还具有覆盖所述第一和第二电极的钝化层，第一开口形成于所述第一电极之上的所述钝化层内，第二开口形成于所述第二电极之上的所述钝化层内。第一底部电极终端位于所述第一开口内，第二底部电极终端位于所述第二开口内。所述第一底部电极终端电连接至所述第一电极，所述第二底部电极终端电连接至所述第二电极。将间隔体置于所述第一底部电极终端和所述第二底部电极终端之间，并使之附着到所述钝化层上，从而在安装时为所述电容器提供支撑。所述间隔体提供了抗倾斜能力。
可以将所述间隔体配置为条。在配置为条时，所述条优选完全穿过所述电容器延伸。或者，可以将所述间隔体配置为点、点的一部分(partialdot)或其他形状。所述电容器可以具有各种类型和尺寸。例如，可以以标准0402尺寸对所述电容器进行封装，其中，所述标准0402尺寸具有大约为0.04英寸(1.02mm)的长度和大约为0.02英寸(0.51mm)的宽度。所述间隔体可以具有各种尺寸，包括宽度处于100μm到400μm的范围内。所述间隔体的厚度优选处于50μm和200μm之间，但是这一厚度可以根据终端的厚度而变化。
根据本发明的另一方面，提供了一种电子部件。所述电子部件包括具有第一和第二相对主表面的衬底、覆盖所述衬底的第一电极和覆盖所述衬底的第二电极。还具有覆盖所述第一和第二电极的钝化层。在所述第一电极之上的所述钝化层内形成第一开口，在所述第二电极之上的所述钝化层内形成第二开口。将第一底部电极终端电连接至第一电极，并且所述第一底部电极终端延伸至所述半导体衬底的第一表面之外。将第二底部电极终端电连接至第二电极，并且所述第二底部电极终端延伸至所述半导体衬底的第一表面之外。还具有位于所述第一底部电极终端和所述第二底部电极终端之间的间隔体，其延伸至所述半导体衬底的第一表面之外，从而在安装时为所述电子部件提供支撑，由此提供电子部件的抗倾斜能力。可以采用焊球、丝网印刷等来形成所述第一和第二底部电极终端。所述电子部件可以是电容器或其他类型的部件。
附图说明
通过参考附图能够对本发明有最佳的理解，在附图中采用相同的附图标记表示类似的部件。附图未必是按比例绘制的。
图1是部件分离之前的本发明的多个具有间隔体(standoff)的部件的照片。
图2是示出了本发明的电容器的一个实施例的底部视图的照片，其中，所述电容器具有位于中央的间隔体。
图3是示出了本发明的电容器的一个实施例的截面图的照片。
图4是示出了本发明的电容器的一个实施例的纵剖面的照片，其中，所述电容器被安装在电路板上。
图5A是连接至电路板的本发明的电容器的一个实施例的照片。
图5B是更为详细地示出了图5A的电容器之一的照片。
图6A是连接至电路板的现有技术电容器的照片。
图6B是更为详细地示出了图6A的现有技术电容器中的一个的照片。
图7示出了分割之前的处于制造过程当中的多个部件。
图8A示出了根据本发明的具有条状间隔体的电容器的一个实施例的底视图。
图8B示出了具有点状间隔体的本发明的电容器的另一实施例的底视图。
图8C示出了具有点的一部分的形状的间隔体的本发明的电容器的另一实施例的底视图。
图9示出了根据本发明的具有间隔体的电容器的一个实施例的侧视图，其中，所述电容器连接至电路板。
图10示出了本发明的电容器的一个实施例的截面图。
图11示出了本发明的电容器的另一实施例的截面图。
图12示出了本发明的电容器的又一实施例的截面图。
图13示出了本发明的电容器的又一实施例的截面图。
具体实施方式
本发明提出了用于诸如高精密电容器等器件的间隔体，其中，所述器件具有由底部电极形成的终端，例如，可以通过焊球、丝网印刷等形成所述终端。在Goldberger等人的美国专利No.6621143、Goldberger等人的美国专利No.6538300和Goldberger的美国专利No.6621143中公开了具有底部电极终端的电容器，在此将所有的参考文献全文引入以供参考。
图1是示出了形成于单个晶片上的具有间隔体的多个电容器的照片。图示的大的黑条就是所述间隔体。在完成电容器的制造之后，通过沿划线等锯开晶片而将含有每一电容器的管芯与晶片内的其他管芯分离。
图2是具有间隔体的本发明的高精度电容器的照片。如图所示，所述电容器的底部部分具有相对的用于连接至电路板的端子和位于所述端子之间的间隔体。
图3是示出了本发明的高精度电容器的截面的照片。
图4是连接至电路板的本发明的高精度电容器的纵剖面的照片。
图5A和图5B是示出了连接至电路板的本发明的高精度电容器的照片。将图5A和图5B与图6A和图6B进行比较。图6A和图6B的现有技术器件向一侧显著倾斜，其可能给器件操作和/或性能带来问题，而且可能增大破坏电路连接的可能性。因而，器件的从一侧向另一侧的倾斜可能是一个非常重要的问题。注意，图5A-5B所示的本发明的器件没有向任一侧倾斜，因此避免了现有技术器件的问题。
图7示出了具有多个置于晶片上的本发明的部件的晶片。将间隔体材料的条应用到电容器上。施加所述条，使其在相对的端子之间的中央位置横贯每一电容器。图示的间隔体材料条优选大约为100到400μm宽。其厚度优选为50到200μm厚，但是根据终端厚度也可以选择其他适当的尺寸。所述间隔体的形状可以是条状(如图所示)，也可以是其他形状，包括点、点的一部分和条。本发明考虑到所述间隔体材料可以具有各种类型或成分。这样的材料的一个例子为聚合物SN7粘合剂。
图8A示出了本发明的电容器的一个实施例的底视图。如图8所示，表面安装电容器10具有表面安装电容器主体12。在所述主体的表面上示出了第一终端14和第二终端16。间隔体18处于第一终端14和第二终端16之间。图中将间隔体18示为条。在间隔体为条状时，所述条未必从一侧完全延伸至另一侧。或者，如图8B所示，所述间隔体可以是器件10B中的点18B。或者，如图8C所示，所述间隔体可以是针对器件10C所示的点的一部分18C。因而，本发明考虑到所述间隔体的各种尺寸和外形。应当理解，优选采用图8A所示的条18，因为其提高了制造过程的便利性，在所述制造过程中，同时制造了多个器件，同时还提高了与所述间隔体接触的电容器的表面面积。
图9示出了电容器10D的剖面图。电容器10D具有电容器主体22，其具有作为终端附着到电容器主体22的底表面上的底部电极端子14A和16A。端子14A和16A将电容器10D电连接至电路板20。底部电极端子14A和16A是电路板的端子，其由通过丝网印刷的焊料形成。图示的间隔体18将电容器10D机械连接至电路板20，从而提供额外的稳定性和支撑，从而避免电容器10D倾斜。
图10示出了备选实施例的截面图。图10的电容器40采用了处于电极30和32之下的沟槽41。电介质层36延伸到了沟槽41内，并且按照普通的带有沟槽栅极的MOSFET的方式为沟槽壁形成衬里。采用诸如多晶硅的导电材料42填充沟槽41，所述导电材料与电极30和32电接触。最终结果是增大了电容器的“极板”和电介质层之间的界面的有效面积，
图11示出了另一实施例的截面图。在图11中，电极46与衬底38电接触。通过具有预定厚度的电介质层48将电极44与衬底38隔开。在不显著影响每单位面积上的电容值的情况下，通过电极44和46的横向布置获得了较大的有效串联电阻(ESR)，其中，所述有效串联电阻是器件的横向尺寸的函数。
图12示出了备选实施例的截面图。电容器60实际上是一对串联的电容器。在N+硅衬底38上形成电介质层52。在电介质层52上沉积金属层，并采用普通的光刻工艺对其进行构图，从而形成第一电极30和第二电极32。在所述结构的顶表面上沉积钝化层34。在钝化层34中形成开口，并形成如上所述的诸如焊球14和16的底部电极。在处于衬底38的表面之上的钝化层32之上形成间隔体18。
图13是本发明的电容器的另一实施例的截面图。第一电极54具有与第二电极56的指部56a-56d相互交叉的指部54a-54c。在所述指部相互交叉的有效区域58内，在衬底之上形成薄电介质层68。相对较厚的电介质层64将电极54的其余“手掌”部分与N+衬底38隔开，相对较厚的电介质层66将电极56的手掌部分与衬底38隔开。电容器70的电容由所述指部的数量和尺寸决定。如图所示，间隔体18在钝化层之上延伸。
因此，现在已经描述了本发明的各种具有间隔体的电容器。本发明不限于文中公开的具体实施例。本发明考虑到间隔体的尺寸和形状、用于间隔体的材料、电子部件的封装尺寸方面的各种变化以及其他各种变化。还应当认识到，尽管针对电容器对本发明给出了说明，但是本发明可以包括其他类型的以底部电极作为终端的电子部件。
Claims (22)
1、一种电容器，包括：具有第一和第二主表面的半导体衬底；覆盖所述衬底的所述第一主表面的电介质层；第一电极；第二电极；覆盖所述第一和第二电极的钝化层，第一开口被形成在所述第一电极之上的所述钝化层内，第二开口被形成在所述第二电极之上的所述钝化层内；处于所述第一开口内的第一底部电极终端和处于所述第二开口内的第二底部电极终端，所述第一底部电极终端电连接至所述第一电极，所述第二底部电极终端电连接至所述第二电极；间隔体，其位于所述第一底部电极终端和所述第二底部电极终端之间并附着至所述钝化层，从而在安装时为所述电容器提供支撑，由此提供抗倾斜能力。
2、根据权利要求1所述的电容器，其中，所述间隔体被配置为条。
3、根据权利要求2所述的电容器，其中，所述条完全穿过所述电容器延伸。
4、根据权利要求1所述的电容器，其中，所述间隔体被配置为点。
5、根据权利要求1所述的电容器，其中，所述间隔体被配置为点的一部分。
6、根据权利要求1所述的电容器，其中，以标准0402尺寸对所述电容器进行封装，其中，所述标准0402尺寸具有大约为0.04英寸(1.02mm)的长度和大约为0.02英寸(0.51mm)的宽度。
7、根据权利要求1所述的电容器，其中，所述间隔体的宽度处于100μm和400μm之间。
8、根据权利要求1所述的电容器，其中，所述间隔体的厚度处于50μm和200μm之间。
9、根据权利要求1所述的电容器，其中，所述第一底部电极终端包括第一焊球，所述第二底部电极终端包括第二焊球。
10、根据权利要求1所述的电容器，其中，所述第一底部电极终端和所述第二底部电极终端是经丝网印刷得到的。
11、一种电子部件，包括：具有第一和第二相对主表面的衬底；覆盖所述衬底的第一电极；覆盖所述衬底的第二电极；覆盖所述第一和第二电极的钝化层，第一开口被形成在所述第一电极之上的所述钝化层内，第二开口被形成在所述第二电极之上的所述钝化层内；电连接至所述第一电极并且延伸至所述衬底的第一表面之外的第一底部电极终端；电连接至所述第二电极并且延伸至所述衬底的第一表面之外的第二底部电极终端；间隔体，其位于所述第一底部电极终端和所述第二底部电极终端之间并延伸至所述衬底的所述第一表面之外，从而在安装时为所述电子部件提供支撑，由此提供所述电子部件的抗倾斜能力。
12、根据权利要求11所述的电子部件，其中，所述间隔体被配置为条。
13、根据权利要求12所述的电子部件，其中，所述条完全穿过所述电容器延伸。
14、根据权利要求11所述的电子部件，其中，所述间隔体被配置为点。
15、根据权利要求11所述的电子部件，其中，所述间隔体被配置为点的一部分。
16、根据权利要求11所述的电子部件，其中，以标准0402尺寸对所述电容器进行封装，其中，所述标准0402尺寸具有大约为0.04英寸(1.02mm)的长度和大约为0.02英寸(0.51mm)的宽度。
17、根据权利要求11所述的电子部件，其中，所述间隔体的宽度处于100μm和400μm之间。
18、根据权利要求11所述的电子部件，其中，所述间隔体的厚度处于50μm和200μm之间。
19、根据权利要求11所述的电子部件，其中，所述第一底部电极终端包括第一焊球，所述第二底部电极终端包括第二焊球。
20、根据权利要求11所述的电子部件，其中，所述衬底是半导体衬底。
21、根据权利要求11所述的电子部件，其中，所述电子部件是电容器。
22、根据权利要求11所述的电子部件，其中，所述第一底部电极终端和所述第二底部电极终端是经丝网印刷形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/415,039 | 2006-05-01 | ||
| US11/415,039 US7426102B2 (en) | 2006-05-01 | 2006-05-01 | High precision capacitor with standoff |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101461015A true CN101461015A (zh) | 2009-06-17 |
Family
ID=37525593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800548109A Pending CN101461015A (zh) | 2006-05-01 | 2006-08-18 | 具有间隔体的高精度电容器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7426102B2 (zh) |
| EP (1) | EP2013886A1 (zh) |
| JP (2) | JP5096461B2 (zh) |
| CN (1) | CN101461015A (zh) |
| WO (1) | WO2007130110A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4877017B2 (ja) * | 2007-03-30 | 2012-02-15 | Ｔｄｋ株式会社 | 薄膜コンデンサ |
| US8314474B2 (en) * | 2008-07-25 | 2012-11-20 | Ati Technologies Ulc | Under bump metallization for on-die capacitor |
| DE102012108035B4 (de) | 2012-08-30 | 2016-06-16 | Epcos Ag | Kondensator mit verbessertem linearen Verhalten |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6313337A (ja) | 1986-07-04 | 1988-01-20 | Fuji Electric Co Ltd | 半導体素子の実装方法 |
| JPH02260620A (ja) | 1989-03-31 | 1990-10-23 | Kyocera Corp | チップ状コンデンサの実装方法 |
| JPH0684687A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | セラミックチップ部品およびチップ部品実装構造 |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
| JP3406482B2 (ja) * | 1997-07-30 | 2003-05-12 | 太陽誘電株式会社 | 複合電子部品及びその製造方法並びにチップ状電子部品 |
| EP0996958A2 (en) * | 1998-04-20 | 2000-05-03 | Koninklijke Philips Electronics N.V. | Thin-film capacitor |
| JP2000323523A (ja) | 1999-05-07 | 2000-11-24 | Sony Corp | フリップチップ実装構造 |
| JP2001189234A (ja) * | 1999-12-28 | 2001-07-10 | Tdk Corp | 積層コンデンサ |
| US6800921B1 (en) * | 2000-03-01 | 2004-10-05 | International Business Machines Corporation | Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers |
| JP3853565B2 (ja) * | 2000-04-14 | 2006-12-06 | 松下電器産業株式会社 | 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置 |
| US6538300B1 (en) * | 2000-09-14 | 2003-03-25 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| US6529115B2 (en) * | 2001-03-16 | 2003-03-04 | Vishay Israel Ltd. | Surface mounted resistor |
| JP2002359151A (ja) * | 2001-05-31 | 2002-12-13 | Kyocera Corp | 薄膜コンデンサ |
| US6706584B2 (en) * | 2001-06-29 | 2004-03-16 | Intel Corporation | On-die de-coupling capacitor using bumps or bars and method of making same |
| US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
| US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
| DE10313891A1 (de) | 2003-03-27 | 2004-10-14 | Epcos Ag | Elektrisches Vielschichtbauelement |
-
2006
- 2006-05-01 US US11/415,039 patent/US7426102B2/en not_active Expired - Fee Related
- 2006-08-18 EP EP06789850A patent/EP2013886A1/en not_active Withdrawn
- 2006-08-18 WO PCT/US2006/032304 patent/WO2007130110A1/en active Application Filing
- 2006-08-18 JP JP2009509537A patent/JP5096461B2/ja not_active Expired - Fee Related
- 2006-08-18 CN CNA2006800548109A patent/CN101461015A/zh active Pending
-
2011
- 2011-09-21 JP JP2011206477A patent/JP5237422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007130110A1 (en) | 2007-11-15 |
| US20070253143A1 (en) | 2007-11-01 |
| JP5237422B2 (ja) | 2013-07-17 |
| US7426102B2 (en) | 2008-09-16 |
| JP2012028800A (ja) | 2012-02-09 |
| EP2013886A1 (en) | 2009-01-14 |
| JP5096461B2 (ja) | 2012-12-12 |
| JP2009535842A (ja) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107622873B (zh) | 多层电容器、其制造方法及具有该多层电容器的板 | |
| KR100729360B1 (ko) | 반도체 장치의 커패시터 구조체 및 그 제조 방법 | |
| CN107689299B (zh) | 薄膜陶瓷电容器 | |
| EP2924730A1 (en) | Capacitor structure | |
| KR20040000397A (ko) | 수동 소자를 갖는 반도체 디바이스 및 그 제조 방법 | |
| CN108807669B (zh) | 电容器和具有该电容器的板 | |
| US9208947B2 (en) | Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein | |
| KR102402798B1 (ko) | 커패시터 및 이를 포함하는 실장기판 | |
| US20040031982A1 (en) | Interdigitated integrated circuit capacitor | |
| US20140345925A1 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| KR101973438B1 (ko) | 커패시터 부품 | |
| CN110098054B (zh) | 电容器组件 | |
| CN101461015A (zh) | 具有间隔体的高精度电容器 | |
| CN102446709B (zh) | 一种金属-氮化硅-金属电容的制造方法 | |
| CN110098053B (zh) | 电容器及制造该电容器的方法 | |
| CN108666134B (zh) | 电容器组件 | |
| KR101994753B1 (ko) | 커패시터 부품 | |
| JP7222481B2 (ja) | 半導体装置 | |
| CN106952895B (zh) | 一种mim电容器结构的制造方法 | |
| JPH07245233A (ja) | 薄膜コンデンサ | |
| EP3675166A1 (en) | Rc components, and methods of fabrication thereof | |
| EP3680934A1 (en) | Rc architectures, and methods of fabrication thereof | |
| KR100523168B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| CN116844858A (zh) | 多层电容器和其中嵌有多层电容器的板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1132085 Country of ref document: HK |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090617 |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1132085 Country of ref document: HK |