CN101197190B - 一种对多层非易失性存储器设备编程的方法 - Google Patents

一种对多层非易失性存储器设备编程的方法 Download PDF

Info

Publication number
CN101197190B
CN101197190B CN2007103061929A CN200710306192A CN101197190B CN 101197190 B CN101197190 B CN 101197190B CN 2007103061929 A CN2007103061929 A CN 2007103061929A CN 200710306192 A CN200710306192 A CN 200710306192A CN 101197190 B CN101197190 B CN 101197190B
Authority
CN
China
Prior art keywords
voltage
unit
data
threshold voltage
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103061929A
Other languages
English (en)
Other versions
CN101197190A (zh
Inventor
蔡东赫
边大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101197190A publication Critical patent/CN101197190A/zh
Application granted granted Critical
Publication of CN101197190B publication Critical patent/CN101197190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Abstract

一种对多层非易失性存储器编程的方法。多个多位存储单元能够存储不同层的可用于表示数据的电荷，所述由最低有效位(LSB)和最高有效位(MSB)表示的数据被首先以LSB然后以MSB编程。当编程过的存储单元具有小于电压VR1的阈值电压时存储第一值，当具有大于电压VR1并小于电压VR2的阈值电压时存储第二值，当具有大于电压VR2并小于电压VR3的阈值电压时存储第三值。当期望存储单元存储第四值时，每一个单元具有大于电压VR3的阈值电压。VR1小于VR2，VR2小于VR3。标识单元被编程为具有大于VR3的阈值电压以指示MSB数据已经被编程。

Description

一种对多层非易失性存储器设备编程的方法
与相关申请的交叉引用
本申请要求享有于2006年9月6日提交的韩国专利申请第10-2006-0085880号专利申请文件的优先权，在此作为参考并入其全文。
技术领域
本发明涉及一种非易失性存储器设备，更特别地，涉及一种对多层非易失性存储器设备编程的方法。
背景技术
闪存是一种形式的计算机存储器，其能够不需要消耗电源而保留数据，因此被称作非易失的。闪存可以被以块进行编程和擦除。
闪存将数据存储在被称作单元的浮栅晶体管的阵列中。在单层的闪存中，在每个单元中存储一位数据。在多层闪存中，通过在电荷的数个层之间进行区分在每个单元中可以存储超过一位的数据，所述电荷被存储在单元的浮栅中。
图1是表示闪存单个单元10的原理图。闪存由例如用硼离子掺杂的p型半导体衬底11组成。n型源区12和n型漏区13可以通过例如用磷、砷或锑离子被掺杂在衬底11中形成。浮栅14可以被形成在衬底11的上方，并且与衬底绝缘。控制栅15可以被形成在浮栅14的上方，并且与浮栅14绝缘。因为浮栅14被完全绝缘，被存储在浮栅中的电荷被俘获，因而不需要消耗电力就可以将数据保留在浮栅中。
闪存可以是NOR型存储器或NAND型存储器。每一种形式的闪存具有其自身的特点。例如，NOR型闪存利用被称作热电子注入的过程来俘获浮栅中的电荷，并依赖量子隧道效应来使浮栅放电。NAND型闪存利用量子隧道效应来进行俘获电荷和放电。
NAND型闪存设备可以被组织成串。图2表示了一串NAND型闪存的示例。所示串被200A物理地描绘，而200B描绘了其类似的电子原理图。每个串是一组串行连接的单元。每个串可以包括例如16或32个单元。每个串可以具有带有位线接触210的位线和一个或多个用于控制所述串的栅。例如，每个串可以具有选择栅220和控制栅230。所述串还可以具有浮栅240和单元源线250。
多个串可以被连接以形成页面。字线可以连接页面的每个串中的类似单元。多个页面可以被组织成块。图3表示了闪存的块的示例。闪存100具有控制字线(WL)、串选择线(SSL)和地选择线(GSL)的电压的X-解码器130。闪存100还具有用于控制位线(BL)的页面缓冲电路150。闪存100被组织成由串组成的块110。在图3中，表示了串110_1、110_2和110_M，然而可以理解在110_2和110_M之间可以存在任何数目的串。这里串110_1具有位线“BLe”，串110_2具有位线“BLo”。闪存100也被组织成页面。页面的示例被表示为110p。
每个串可以被连接到串选择线(SSL)、地选择线(GSL)、一连串标号WL<N-1>到WL<0>的字线(WL)、和普通的源线(CSL)，并且每个串可以具有串选择晶体管(SST)、地选择晶体管(GST)和一连串标号MCT<N-1>到MCT<0>的存储单元晶体管(MCT)。
在闪存设备中，浮栅中电荷的存在和程度影响着该单元的阈值电压。单元的阈值电压可以被理解为在电流开始从源流到漏之前施加到控制栅上所需的最小电压。因此，所述单元可以通过施加预定电压到控制栅并确定电流是否可在源极和漏极之间流动而被读取。在实际应用中，放大器可以被用来检测并放大所观测的电流。
在多层闪存中，多个分离层的电荷可以被存储在单元的浮栅中。例如，在2位多层闪存中，可以有四个分离层的电荷，所述电荷可以被存储在单元的浮栅中。在该情况中，单元可以依赖于在浮栅中俘获的电荷的层来展示四个独立阈值电压中的一个阈值电压。存储在单元中的电荷的层、和存储的数据值可以通过施加测试电压到控制栅和确定是否有电流通过来确定。对于2位多层闪存，需要测试电流是否处于多达3个分离的读电压来确定单元的状态。
多层闪存可以具有超过2位。例如，多层闪存可以具有3或更多位。3位闪存每个单元将具有8(23)个状态，4位闪存每个单元将具有16(24)个状态，5位闪存每个单元将具有32(25)个状态等。这样的多层闪存的操作性阈值电压级别将被设定为超过可能值的范围，并且相邻的阈值范围可以通过余量被分离。因此，具有更高位数的闪存必须能够设定更窄范围内的电荷电平并具有更窄的余量。为了容纳这些更窄的范围和余量，电荷必须被以更高的精度加到单元上。将电荷加到单元的过程被称作“编程”。因此，用于多层闪存的编程需要更高的精度。
发明内容
提出一种对多层非易失性存储器编程的方法。多个多位存储单元能够存储不同层的用于表示数据的电荷，所述由最低有效位(LSB)和最高有效位(MSB)表示的数据被首先以LSB然后以MSB编程。当期望存储单元存储第一值时，每一个编程过的存储单元具有小于电压VR1的阈值电压。当期望存储单元存储第二值时，每一个单元具有大于电压VR1并小于电压VR2的阈值电压。当期望存储单元存储第三值时，每一个单元具有大于电压VR2并小于电压VR3的阈值电压。当期望存储单元存储第四值时，每一个单元具有大于电压VR3的阈值电压。电压VR1小于电压VR2，电压VR2小于电压VR3。标识单元被编程为具有大于电压VR3的阈值电压以指示MSB数据已经被编程。
一种用于依据所述对多层非易失性存储器编程的方法来控制存储器的控制器，该存储器包括至少一个标识单元和多个多位存储单元。多个多位存储单元的每一个能够存储不同层的用于表示数据的电荷，所述数据由最低有效位(LSB)和最高有效位(MSB)表示。所述方法包括首先以存储单元的LSB然后以MSB数据编程。当期望存储单元存储第一值时，每一个编程过的存储单元具有小于电压VR1的阈值电压。当期望存储单元存储第二值时，每一个单元具有大于电压VR1并小于电压VR2的阈值电压。当期望存储单元存储第三值时，每一个单元具有大于电压VR2并小于电压VR3的阈值电压。当期望存储单元存储第四值时，每一个单元具有大于电压VR3的阈值电压。电压VR1小于电压VR2，电压VR2小于电压VR3。标识单元被编程为具有大于电压VR3的阈值电压以指示MSB数据已经被编程。
一种对多层非易失性存储器编程的方法，该存储器包括至少一个标识单元和多个多位存储单元。多个多位存储单元的每一个能够存储不同层的用于表示数据的电荷。所述数据被通过多个数据页面表示。所述方法包括顺序地对多个数据页面的一个或更多个编程以使得每一个编程过的存储单元具有在多个阈值电压范围中一个内的阈值电压，该阈值电压范围包括第一范围和多个后续范围。多个后续范围的每一个被定义为等于或大于对应的校验电压。多个后续范围的每一个在对应的读取电压被读取。对于每一个给定的后续范围，对应的读取电压比对应的校验电压小余量M。至少一个标识单元被编程为阈值电压范围内的一个阈值电压，该阈值电压范围指示了已经被编程过的页面的数量。标识单元阈值电压范围被定义为等于或大于标识单元校验电压。标识单元在标识单元读取电压被读取。标识单元读取电压比标识单元校验电压小增强余量Menhanced，该增强余量Menhanced大于余量M。
一种用于依据所述对多层非易失性存储器编程的方法来控制存储器的控制器，该存储器包括至少一个标识单元和多个多位存储单元。多个多位存储单元的每一个能够存储不同层的用于表示数据的电荷。所述数据被通过多个数据页面表示。所述方法包括顺序地对多个数据页面的一个或更多个编程以使得每一个编程过的存储单元具有在多个阈值电压范围中一个内的阈值电压，该阈值电压范围包括第一范围和多个后续范围。多个后续范围的每一个被定义为等于或大于对应的校验电压。多个后续范围的每一个在对应的读取电压被读取。对于每一个给定的后续范围，对应的读取电压比对应的校验电压小余量M。至少一个标识单元被编程为阈值单元范围内的一个阈值电压，该阈值电压范围指示了已经被编程过的页面的数量。标识单元阈值电压范围被定义为等于或大于标识单元校验电压。标识单元在标识单元读取电压上被读取。通过增强余量Menhanced标识单元读取电压比标识单元校验电压小，该增强余量Menhanced大于余量M。
附图说明
本发明的更完整的解释和附带的优点将随着通过考虑结合附图参考下述说明书更好地理解而被更容易的掌握，其中：
图1是表示闪存单个单元的原理图；
图2表示了一串NAND型闪存的示例；
图3表示了闪存块的示例；
图4示例了依据本发明的一个示意实施例的2位多层闪存的四个状态；
图5示例了作为ISPP方法的一部分使用的示意性电信号；
图6示例了依据本发明的另一个示意实施例的作为ISPP方法的一部分使用的电信号；
图7示例了依据本发明的一个示意实施例的2位存储器的四个可能的状态；
图8示例了依据本发明的一个示意实施例的用于在单元中编程数据的方法；
图9示例了依据本发明的一个示意实施例的对多层非易失性存储器设备编程的方法；
图10示例了依据本发明的一个示意实施例的对多层非易失性存储器设备编程的方法；
图11示例了依据本发明的一个示意实施例的对多层非易失性存储器设备编程的方法；
图12A-12B表示了依据本发明的一个示意实施例的3位存储器设备；
图12C-12D表示了依据本发明的一个示意实施例的3位存储器设备；
图13是表示依据本发明的一个示意实施例的用于控制2位多层非易失性存储器设备的偏置条件的表；
图14是依据本发明的一个示意实施例的存储器页面的示意图；和
图15表示了包括依据本发明的一个示意实施例的闪存的存储器系统。
具体实施方式
在描述附图中所示本发明的优选实施例中，为了清楚而采用特定的术语。然而，本发明不是要局限于所选的特定术语，并且可以理解每一个特定元件包括所有的可以类似方式操作的技术等效物。
本发明的实施例可以允许在多层非易失性存储器设备中对单元高精度的编程，例如，闪存具有两个或更多位。
图4示例了2位多层闪存的四个状态。在该图表400中，x轴代表阈值电压，y轴代表对于特定的编程过的单元的阈值电压的概率分布。单元的阈值电压被表示成概率分布，并且由此单元的电荷状态被表示成曲线，该曲线表示了依据特定状态编程过的单元将具有特定的阈值的可能性。
给定的单元可以具有四个可能的阈值电压概率曲线410、420、430、440中的一个，这些概率曲线分别代表第一状态、第二状态、第三状态和第四状态。在理想情况下，具有阈值电压概率曲线410的单元将不在任何测试电压VR1、VR2和VR3记录电流。具有阈值电压概率曲线420的单元将在VR1记录电流，但不在VR2或VR3记录电流。具有阈值电压曲线430的单元将在VR1和VR2而不在VR3记录电流。具有阈值电压概率曲线440的单元将在所有测试电压VR1、VR2和VR3记录电流。因此，在理想情况下，通过在3个电压VR1、VR2和VR3的每一个读取单元来在四个状态之间区分是可能的。
还期望在阈值电压范围420、430和440和对应的测量电压VR1、VR2和VR3之间留有余量。这些余量将表示为距离M和从测量电压和相邻校验电压VF1、VF2和VF3延伸，该相邻校验电压指示了阈值电压范围420、430和440的开始。
当根据设计和制造约束，确切的阈值电压范围被选择时，作为示例可以单独提供特定的电压，并且预期单元的状态可以依据任何电压比例被设定。例如，第一状态410可以由具有小于大约-2伏特的阈值电压的单元代表。第二状态420可以由具有范围在0.3到0.7伏特的阈值电压的单元代表。第三状态430可以由具有范围在1.3到1.7伏特的阈值电压的单元代表。第四状态440可以由具有范围在2.3到2.7伏特的阈值电压的单元代表。
如上所述，随着单元的可能的存储状态的数目增加，与给定状态对应的阈值电压的范围变得更加窄，而从测量电压分离阈值电压的余量也更加窄。因此，以高程度的精度对每个单元编程日益重要。
用于增加编程精度的一个方法是增量步进脉冲编程(ISPP)。图5表示了可用于ISPP的示意波形。
图6表示了依据本发明的一个示意实施例的用于ISPP的波形。图6中所示的波形的使用利于使单元阈值电压变化比图5中所示的波形的使用更小。这里，电信号600(Vpgm)包括每个脉冲为了建立程序周期620的时间长度扩展的一连串脉冲。每个脉冲可以通过建立校验周期640的时间长度被分离。每个连续的脉冲的电压可以增加例如电压630(ΔVpgm)，该电压值可以是例如0.5V。例如，第一脉冲610的电压是15V。每个连续的脉冲可以增加到并包括最大电压650，该电压值可以是例如19V。单元的阈值电压可以在例如每个脉冲或周期性地例如每3个脉冲之间被测试，以查看是否已经获得正确的阈值电压。如果没有获得，可以施加附加的脉冲。
在单元已经被编程后，单元可以被读取以校验该单元是否被正确地编程。例如，阈值电压可以被测试以查看其是否设定的足够高。如果不是，则施加附加的脉冲直到阈值电压足够高。
一组校验测试电压可以被用于校验编程过的阈值电压。校验电压(VF)可以与用于读取单元的测试电压(VR)不同。例如，校验电压VF1、VF2、VF3可以分别比对应的读取电压VR1、VR2、VR3大上述的余量M的数量。
多位存储器设备的每个单元状态可以由一个数代表。例如，当2位闪存被使用时，四个可能的状态的每一个可以由2位二进制数表示。例如，第一个未编程状态可以被表示为“11”，第二个状态可以被表示为“01”，第三个状态可以被表示为“10”，第四个状态可以被表示为“00”。图7示例了依据本发明的一个实施例的2位存储器的四个可能的状态。可以理解命名可以是任意的，所提供的当前的命名只是一个示例。这里，表示了用于四个状态的每一个的阈值电压概率分布700。可以理解给定的单元在一个时间只具有一个阈值电压，并且阈值电压可以在四个状态中的一个内，依据概率曲线的该状态的确切的阈值电压落在分布中。
每个2位二进制数可以被称作包括最高有效位(MSB)和最低有效位(LSB)。在第一未编程状态710中，MSB 712是“1”，LSB 718是“1”。在第二状态720中，MSB 722是“0”，LSB 728是“1”。在第三状态730中，MSB 732是“1”，LSB 738是“0”。在第四状态740中，MSB 742是“0”，LSB 748是“0”。
如上所述，可以通过在需要获得在期望范围内的阈值电压的浮栅中俘获一层电荷，数据被存储在每个单元中，每个范围代表一个状态。因此，数据可以通过对单元编程被存储在单元中，在2位存储器的情况下，2位数据可以被存储在每个单元中。当期望时，2位存储单元可以只对单个位数据编程。相似地，只以数据的第一位编程的单元可以在其后对数据的第二位编程。当只有数据的单个位被在单元中编程时，单元被称作只包含LSB数据。当数据的两位被在单元中编程时，单元被称作包含LSB数据和MSB数据。可期望的并且在一些情况下是必需的，在单元中首先编程(和校验)LSB数据然后在单元中编程(和校验)MSB数据。可以理解在NAND型闪存中，单元可以同时在一页面中被编程。因此，物理页面的LSB单元可以被认为成LSB逻辑页面，物理页面的MSB单元可以被认为成MSB逻辑页面，其中对物理页面的编程过程包括首先编程(和校验)LSB逻辑页面和下一个编程(和校验)MSB逻辑页面。
图8示例了依据本发明的一个示意实施例的用于在单元中编程数据的方法。线800A代表只有LSB数据被编程的单元。LSB数据的未编程状态是“1”。当期望“0”被存储时，单元被编程直到阈值电压被校验处于“0”状态(大于VF2*)的正确范围内。这个编程步骤被示例为P1。
当只有LSB数据被存储在单元中时，单元可以在单个电压被读取，这里所示为VR1。如果在电压VR1，可以观测到电流，则单元被确定处于未编程的“1”状态。如果在电压VR1，没有观测到电流，则单元被确定处于“0”状态。
至少部分地因为相邻单元的靠近，相邻单元的编程可能影响给定单元的阈值电压，该现象被称为“耦合效应”。因为在受影响的单元的阈值电压中的这个潜在的改变，概率曲线可能加宽。线800B代表只有LSB数据被编程的单元，阈值电压概率曲线被数量D1加宽。
当在LSB页面被编程后，MSB页面被编程时，作为本发明的一些示意实施例的情况下，线800B的“1”LSB数据状态可以保持作为线800C的“11”数据状态，或者可以被编程直到阈值电压被通过表示为P2的编程步骤校验处于线800C的“01”状态(大于VF1)的适当范围内。相似地，线800B的“0”数据状态可以被编程直到阈值电压被通过表示为P3的编程步骤校验处于线800C的“10”状态(大于VF2)的适当范围内，或者可以被编程直到阈值电压被通过表示为P4的编程步骤校验处于线800C的“00”数据状态(大于VF3)的适当范围内。每个编程步骤可以利用ISPP过程，例如上述的ISPP过程。
当从存储器设备读取数据时，需要知道是否只有LSB数据已经被存储，或者是否LSB数据和MSB数据都已经被存储。应当知道这个信息的许多原因。例如，只读取LSB数据只需要在一个电压(VR1)读取，而读取LSB和MSB数据需要在上述的三个电压(VR1、VR2和VR3)读取。附加地，如线800B中所示，LSB数据的“0”状态可以包括在电压VR2任何一侧的阈值电压。
VF1比VR1大余量M。相似地，VF2比VR2大余量M，VF3比VR3大余量M。所有的余量M可以相等；然而，不是必须的。允许余量可以提高读取正确度。
本发明的实施例可以利用作为MSB标识的单元指示MSB数据是否已经被存储。当存储设备的一个单元被指定为MSB标识单元，其余单元可以作为数据存储单元。再稍后的点当期望读取存储的数据时，MSB标识单元可以被读取以允许存储数据的正确解释，而不管是否只有LSB数据被存储或是否LSB和MSB数据都被存储。对于每个页面存在至少一个MSB标识单元指示MSB数据是否已经被存储到该页面。
线800D示例了处于未编程的“1”状态的MSB标识单元。该状态可以被用来指示MSB数据没有被编程。线800E示例了处于“0”状态的MSB标识单元。该状态可以被用来指示MSB数据已经被编程。MSB标识可以在“1”状态中开始，并且可以被编程直到阈值电压通过指示MSB数据已经被编程的编程步骤P5被校验处于“0”状态(大于VF3)。
如上所述，MSB标识的“0”状态可以被编程直到MSB标识单元的阈值电压大于VF3。当该状态的阈值电压比VR3大余量M时，从VR2读取MSB标识以提供增强的余量。该增强的余量示例为MEnhanced。
随着电荷无意识地从单元的浮栅逃离，被称作电荷损失的现象可能发生。电荷可以由于绝缘层中的缺陷或一些其他原因而无意识地逃离。电荷的损失可能导致阈值电压变得比期望的更低的可能性。该可能性可以由在更低电压方向中的概率曲线的传播表示。
虽然电荷损失可能发生在任何单元，存储单元需要比MSB标识单元具有更多的误差校正措施。附加地，在一个存储单元中的电荷损失可以导致仅该受影响的单元不可读，而在MSB标识单元中的电荷损失可以导致整个页面不可读。因此在MSB标识单元中的电荷损失可能带来更特殊的问题。
为了至少这个原因，增强的余量MEnhanced可以足够大以允许对MSB标识单元的正确读取，即使电荷是从MSB标识单元的浮栅逃离的。依据本发明的一个实施例，距离MEnhanced可以足够将MSB标识的 “0” 状态放置在与存储单元的“00”状态(如线800C上“00”所示)相同的分布曲线。因此，通过定义MSB标识单元的“0”状态，即使在低于理想的状态下MSB标识单元也可以被正确的读取。
图9示例了依据本发明的一个示意实施例的对多层非易失性存储器设备编程的方法。首先，存储单元的LSB数据可以被编程(步骤S910)。如上所述，LSB逻辑页面可以通过使用ISPP过程被编程直到当期望‘0’状态时阈值电压被校验为大于VF2*。如果期望‘1’状态，则在此步骤不需要编程。然后，MSB数据可以通过使用ISPP过程(步骤S920A)被用于在期望处编程“00”状态直到阈值电压被校验为大于VF3。该编程步骤可以包括实施ISPP过程以增加附加的电荷到“0”LSB状态。MSB标识单元可以从非编程的状态“1”被编程到编程的状态“0”(步骤S920B)以指示MSB数据已经被编程了。该编程步骤可以包括实现ISPP过程以增加附加的电荷到“1”状态以获得“0”状态。如上所述，用于MSB标识单元的“0”状态可以被编程直到阈值电压被校验为大于VR3。步骤S920A和S920B可以被同时执行因为它们可以共同使用同样的VR3校验电压。然后，MSB数据可以被用于在期望处编程“01”和“10”状态(步骤S930)。该编程步骤可以包括实现ISPP过程以增加附加的电荷到“1”和“0”状态以获得被分别编程的“01”和“10”状态直到阈值电压被校验为分别大于VF1和VF2。“11”状态可以通过将单元留在其未编程的“1”状态而获得。
然而，如果上述写入过程过早结束将带来问题；例如，如果在对MSB数据进行“00”状态编程(步骤S920A)和对MSB标识单元编程(步骤S920B)期间电源被中断。在这样的情况下，当LSB数据是潜在可读的时，MSB数据将不可读，并且MSB标识单元的状态是不能被清楚地确认的。由于MSB标识单元的不明确的状态，LSB数据将被表示为不可读的。
下述的本发明的示意实施例同时关注对主存储单元编程的方式和当编程主存储单元时对标识单元编程的方式。可以理解下述的对主存储单元编程的方式和下述的对标识单元编程的方式不是相互依赖的，并且不需要将特定的方式以所示的形式结合。特别是下述对主存储单元编程的方式可以与其他没有在下面描述但是本领域公知的对标识单元编程的方式结合，而下述对标识单元编程的方法可以与其他没有在下面描述但是本领域公知的对主存储单元编程的方式结合。
因此，图10和11示例了依据本发明的另一个示意实施例的对多层非易失性存储器设备编程的替代方法。首先，LSB数据以上述方式被编程(步骤S1010)(线1100A)。然后，‘0’状态可以通过编程该单元被提前到提前状态“A”直到阈值电压被校验为大于VF2(步骤S1020)(线1100B)。通过编程到VF2定义的状态还被定义为‘10’状态，然而，该步骤可以被执行当期望‘10’状态或‘00’状态时。MSB标识单元可以在该步骤(1110B)保持未编程。然后如果期望，‘00’状态可以通过编程A状态被编程直到阈值电压被校验为大于VF3，或者当期望‘10’状态时，没有附加的编程需要发生(步骤S1030A)(线1100C)。MSB标识可以在该点通过编程MSB标识单元被编程直到阈值电压被校验为大于VF3(步骤S1030B)(线1110C)。步骤S1030A和S1030B可以被同时或接近同时执行，因为它们都包括编程到VF3校验电压。最后，当期望时“01”状态可以通过编程“1”状态被编程直到阈值电压被校验为大于VF1(步骤S1040)(线1100D)。
虽然上述示意实施例描述了2位多层非易失性存储器设备，可以理解本发明的示意实施例可以被应用到任意位数的多层非易失性存储器设备。例如，可以使用3位多层非易失性存储器设备。3位设备将对每个单元具有8个可用的存储器状态。这些存储器状态可以分别被称作“111”，“011”，“101”，“001”，“110”，“010”，“100”和“000”。3位存储器设备将不再具有LSB页面和MSB页面，而将具有第一逻辑页面、第二逻辑页面和第三逻辑页面。还可以存在第一标识单元指示第二页面何时被编程，和第二标识单元指示第三页面何时被编程。可替代地，可以使用具有多存储状态的单个标识单元指示第二页面何时被编程和第三页面何时被编程。例如，标识单元可以被初始设定为未编程的‘111’状态指示第二数据页面和第三数据页面都没有被编程过，标识单元可以被编程到‘010’状态以指示第二数据页面已经被载入，并且标识单元可以被编程到‘000’状态以指示第三数据页面已经被载入。对于使用两个标识单元的实施例，第一标识单元可以被编程到‘0’状态以指示第二数据页面已经被编程，并且第二标识单元可以被编程到‘0’状态以指示第三数据页面已经被编程。虽然本发明的实施例可以利用任一方式，但是为了简单本发明讨论的示意实施例只涉及第一种方式。
对于超过3位的实施例，存在超过8个可用的存储状态和超过3个标识单元或在单个标识单元上超过3个状态。
图12A-12D展示了依据本发明的示意实施例的3位存储器设备。可以理解许多细节诸如如何对不同的单元编程与这里讨论的示意实施例是类似的。应当理解这些示例的特征可以被推导到提供超过3位的多位存储器设备。
依据本发明的一些示意实施例，存储单元没有被提前到第二页面和第三页面编程之前。图12A和12B示例了这样一个实施例。关于图12A和12B，第一页面可以被编程(线1417，步骤S1423)。标识单元可以从未写的‘111’状态(线1418)起始。然后，第二页面数据可以被编程(线1419，步骤S1424)，并且标识单元可以被编程到指示第二数据页面已经被编程的电平(线1420，步骤S1425)。例如，标识单元可以被编程到‘010’状态。两个步骤S1424和S1425可以同时或接近同时发生。然后第三页面数据可以被编程(线1421，步骤S1426)，并且标识单元可以被编程到指示第三数据页面已经被编程的电平(线1422，步骤S1427)。例如，标识单元可以被编程到‘000’状态。两个步骤S1426和S1427可以同时或接近同时发生。
关于图12C和12D，第一页面可以被编程(线1430，步骤S1440)。标识单元可以从未写的‘111’状态(线1431)起始。然后‘0’位可以被提前(线1432，步骤S1441)以使得在意外中断的情况下第一页面数据可以被保护以免数据损坏。标识单元可以保持在‘111’状态(线1433)。然后，第二页面数据可以被编程(线1434，步骤S1442)，并且标识单元可以被编程到指示第二数据页面已经被编程过的电平(线1435，步骤S1443)。例如，标识单元可以被编程到‘000’状态。两个步骤S1442和S1443可以同时或接近同时发生。然后提前第二页面数据状态‘01’、‘10’和‘00’(线1446，步骤S1444)以使得在意外中断的情况下第二页面数据可以被保护以免数据损坏。标识单元还可以被从‘000’状态提前到‘100’状态(线1437，步骤S1445)。然后第三页面数据被编程(线1438，步骤S1446)，并且标识单元可以被编程到指示第三数据页面已经被编程过的电平(线1439，步骤S1447)。例如，标识单元可以被编程到‘000’状态。两个步骤S1446和S1447可以同时或接近同时发生。
虽然多层非易失性存储器设备可以使用任何可想到的用于对数据单元编程的原理，图13是展示依据本发明的一个示意实施例的用于控制2位多层非易失性存储器设备的偏置条件的表。该表展示了依据本发明的示意实施例的可以用来擦除、编程、禁止、读取和校验存储单元和标识单元的信号的示例。
图13中的表总结了依据本发明的示意实施例的可用于操作存储器单元阵列的电压。该表的顶行定义了一组可被执行的可能的存储器功能。这些功能包括擦除存储器、编程存储器、禁止存储器编程、和读取LSB、MSB和标识单元数据。对于每个期望的功能，第一栏标注了在执行期望的功能时可以接收电压的每一线。该表的其余行和栏定义了一组被应用于在第一栏中列出的每一线的电压，以执行在顶行列出的期望的功能。电压可以被指定为特定电压诸如0V或20V。可替代地，电压可以被指定为上面详细描述的信号诸如Vcc或Vpgm。术语“浮动”指示该线没有被设定特定的电压。“H或L”指示该线可以被发送高信号或低信号。当读取数据时Vread被用于未选择的WLs，当编程时Vpass被用于未选择的WLs。
图14是依据本发明的一个示意实施例的存储器页面的示意图。存储器页面1600展示了多数据存储位线上的多数据存储单元。数据存储位线通过一组数据存储电路1620、1630和1640被控制，所述数据存储电路包括与标识存储数据电路1650一起的页面缓冲电路，该标识存储数据电路1650控制与标识单元1605相关的位线。数据存储单元和标识单元包括数据块1610。
图15展示了包括依据本发明的一个示意实施例的闪存的存储器系统。存储器系统可以包括闪存1500和存储器控制器1510。存储器控制器1510可以控制闪存1500的操作。
可以理解虽然许多图形展示了具有多个阈值电压曲线的单元，这些多个阈值电压曲线被展示用来示例所有可能的状态的目的，并且可以理解任何一个给定的单元在给定时间将仅具有一个阈值电压范围。此外，当本发明讨论编程一个状态时，可以理解编程仅被执行到期望的程度。因此，例如当过程步骤表述将单元编程到‘00’状态时，该编程步骤仅在当期望这个状态时被执行。可以理解一旦期望的状态已经达到，该单元将不再被编程到另一个状态。
上述特定的实施例是示意性的，并且在不背离本发明的精神或所附权利要求的范围的情况下，许多变形可以导入这些实施例中。例如在本发明和所附权利要求的范围内，不同的示意实施例的元件和/或特征可以彼此结合和/或彼此替换。

Claims (14)

1.一种对多层非易失性存储器编程的方法，该存储器包括至少一个标识单元和多个多位存储单元，多个多位存储单元的每一个能够存储不同层的用于表示数据的电荷，所述数据由最低有效位(LSB)和最高有效位(MSB)表示，所述方法包括：
对存储单元首先以LSB然后以MSB编程以使得每一个编程过的存储单元：
当期望存储单元存储第一值时，具有小于读取电压VR1的阈值电压；
当期望存储单元存储第二值时，具有大于读取电压VR1并小于读取电压VR2的阈值电压；
当期望存储单元存储第三值时，具有大于读取电压VR2并小于读取电压VR3的阈值电压；
当期望存储单元存储第四值时，具有大于读取电压VR3的阈值电压；
其中VR1＜VR2＜VR3；并且
标识单元被编程为具有大于读取电压VR3的阈值电压以指示MSB已经被编程。
2.如权利要求1所述的方法，其中多层非易失性存储器是闪存。
3.如权利要求2所述的方法，其中多层非易失性存储器是NAND型存储器。
4.如权利要求1所述的方法，其中对LSB的编程和对MSB的编程都包括实现增量步进脉冲编程。
5.如权利要求1所述的方法，还包括根据标识单元的状态选择一个或多个读取电压用来读取数据。
6.如权利要求1所述的方法，还包括在读取电压VR2读取标识单元。
7.如权利要求1所述的方法，其中：
VR1大约等于0伏特；
VR2在大约1到2伏特的范围内；并且
VR3在大约2.5到3.5伏特的范围内。
8.一种对多层非易失性存储器编程的方法，该存储器包括至少一个标识单元和多个多位存储单元，多个多位存储单元的每一个能够存储不同层的用于表示数据的电荷，所述数据由多个数据页面表示，所述方法包括：
顺序地对多个数据页面的一个或更多个编程以使得每一个编程过的存储单元具有在多个阈值电压范围中一个阈值电压范围内的阈值电压，该多个阈值电压范围包括第一范围和多个后续范围，其中多个后续范围的每一个被定义为等于或大于对应的校验电压，其中多个后续范围的每一个在对应的读取电压被读取，并且其中对于每一个给定的后续范围，对应的读取电压比对应的校验电压小余量M；并且
至少一个标识单元被编程为阈值电压范围内的一个阈值电压，该阈值电压范围指示已经被编程过的数据页面的数量，其中标识单元阈值电压范围被定义为等于或大于标识单元校验电压，其中标识单元在标识单元读取电压被读取，并且标识单元读取电压比标识单元校验电压小增强余量Menhanced，该增强余量Menhanced大于余量M。
9.如权利要求8所述的方法，其中至少一个标识单元是单个标识单元，并且其中单个标识单元被编程到多个阈值电压范围中的一个以指示已被编程过的数据页面的数量。
10.如权利要求8所述的方法，其中至少一个标识单元是多个标识单元，并且其中所述多个标识单元中哪些标识单元被编程指示已被编程过的数据页面的数量。
11.如权利要求8所述的方法，其中多层非易失性存储器是闪存。
12.如权利要求8所述的方法，其中多层非易失性存储器是NAND型存储器。
13.如权利要求8所述的方法，其中对多个数据页面的编程都包括实现增量步进脉冲编程。
14.如权利要求8所述的方法，还包括根据一个或多个标识单元的状态选择一个或多个读取电压用来读取数据。
CN2007103061929A 2006-09-06 2007-09-06 一种对多层非易失性存储器设备编程的方法 Active CN101197190B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020060085880A KR100771883B1 (ko) 2006-09-06 2006-09-06 멀티-레벨 불휘발성 메모리 장치 및 프로그램 방법
KR85880/06 2006-09-06
US11/848,014 US7596022B2 (en) 2006-09-06 2007-08-30 Method for programming a multi-level non-volatile memory device
US11/848,014 2007-08-30

Publications (2)

Publication Number Publication Date
CN101197190A CN101197190A (zh) 2008-06-11
CN101197190B true CN101197190B (zh) 2012-05-09

Family

ID=39060398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103061929A Active CN101197190B (zh) 2006-09-06 2007-09-06 一种对多层非易失性存储器设备编程的方法

Country Status (3)

Country Link
US (1) US7596022B2 (zh)
KR (1) KR100771883B1 (zh)
CN (1) CN101197190B (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
KR101495795B1 (ko) 2008-06-13 2015-02-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US8156403B2 (en) 2006-05-12 2012-04-10 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
US7609548B2 (en) * 2006-09-29 2009-10-27 Hynix Semiconductor Inc. Method of programming a multi level cell
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
KR100819102B1 (ko) 2007-02-06 2008-04-03 삼성전자주식회사 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) * 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
KR100948468B1 (ko) * 2007-12-24 2010-03-17 주식회사 하이닉스반도체 불휘발성 메모리 장치의 플래그 상태 결정 방법.
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
KR100933852B1 (ko) * 2007-12-28 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) * 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
KR101432108B1 (ko) * 2008-06-03 2014-08-21 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
KR101456592B1 (ko) 2008-06-17 2014-10-31 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 플래그 셀 분석방법
EP2308058B1 (en) * 2008-07-01 2016-01-27 LSI Corporation Methods and apparatus for read-side intercell interference mitigation in flash memories
US7924613B1 (en) * 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
KR101512199B1 (ko) * 2009-06-29 2015-04-14 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 동작 방법
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
WO2011037257A1 (ja) * 2009-09-28 2011-03-31 日立ビークルエナジー株式会社 電池システム
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
KR101616097B1 (ko) * 2009-11-11 2016-04-28 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8406051B2 (en) 2010-05-17 2013-03-26 Seagate Technology Llc Iterative demodulation and decoding for multi-page memory architecture
US8254167B2 (en) 2010-05-17 2012-08-28 Seagate Technologies Llc Joint encoding of logical pages in multi-page memory architecture
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
KR20120066347A (ko) * 2010-12-14 2012-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US8451662B2 (en) 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
CN102543147A (zh) * 2012-01-18 2012-07-04 北京大学 多值存储电路的读取电路及读取方法
KR101916192B1 (ko) 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
CN104571933B (zh) * 2013-10-18 2017-10-13 光宝科技股份有限公司 具固态储存元件的电子装置及其相关控制方法
US9696918B2 (en) 2014-07-13 2017-07-04 Apple Inc. Protection and recovery from sudden power failure in non-volatile memory devices
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US10839925B2 (en) * 2017-09-11 2020-11-17 SK Hynix Inc. Semiconductor memory device and method of operating the same
JP2020155185A (ja) 2019-03-22 2020-09-24 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763828A2 (en) * 1995-09-13 1997-03-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for using the same
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000273B1 (ko) 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
TWI292914B (zh) 2002-01-17 2008-01-21 Macronix Int Co Ltd
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6859397B2 (en) 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP4170952B2 (ja) * 2004-01-30 2008-10-22 株式会社東芝 半導体記憶装置
US8019928B2 (en) 2004-02-15 2011-09-13 Sandisk Il Ltd. Method of managing a multi-bit-cell flash memory
KR100525004B1 (ko) * 2004-02-26 2005-10-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법
US7092290B2 (en) 2004-11-16 2006-08-15 Sandisk Corporation High speed programming system with reduced over programming
KR100771882B1 (ko) * 2006-09-06 2007-11-01 삼성전자주식회사 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법
KR100784867B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 엠에스비 프로그램 상태를 저장하는 플래그 셀들을구비하는 비휘발성 메모리 장치
US20080189473A1 (en) * 2007-02-07 2008-08-07 Micron Technology, Inc Mlc selected multi-program for system management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0763828A2 (en) * 1995-09-13 1997-03-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for using the same
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode

Also Published As

Publication number Publication date
US20080089123A1 (en) 2008-04-17
US7596022B2 (en) 2009-09-29
KR100771883B1 (ko) 2007-11-01
CN101197190A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN101197190B (zh) 一种对多层非易失性存储器设备编程的方法
CN101174462B (zh) 用于编程多层非易失性存储装置的方法
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN101006519B (zh) 非易失性存储器系统及其编程的方法
CN103814408B (zh) 用于非易失性存储器的部分编程块的读取补偿
US7619918B2 (en) Apparatus, method, and system for flash memory
CN1926635B (zh) 读取nand存储器以补偿存储元件之间的耦合效应的方法
CN101405812B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN101807432B (zh) 用于操作闪存器件的方法
CN1930631B (zh) 用于非易失性存储器的粗略/精细编程的可变电流吸收
CN102576568B (zh) 通过检测自然阈值电压分布预告存储器中的编程干扰
CN102985976B (zh) 包括减小其他存储单元的影响的对非易失性存储器的编程
CN104160449B (zh) 在nand快闪存储器的写入操作期间通过均衡和调整源极、阱和位线的电荷循环
CN102549673B (zh) 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程
CN102306501B (zh) 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作
CN103222007B (zh) 用于在nand闪存中字线的快速稳定的技术
CN101584006A (zh) 非易失性存储器中的经分割的软编程
CN107112047A (zh) 用于在非易失性存储器中区块编程的部分区块擦除
JP2014225310A (ja) 不揮発性半導体記憶装置
CN106024061A (zh) 半导体器件及其操作方法
US7522452B2 (en) Non-volatile semiconductor storage device
CN101587750B (zh) 非易失性存储装置的编程方法
CN109599140A (zh) 用于存储设备的状态相关的感测电路和预充电操作
TWI521520B (zh) Nonvolatile semiconductor memory device and its reading method
TWI502593B (zh) 具有分享支持電路之記憶體裝置及系統以及操作該記憶體裝置及系統之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant