CN101149730A - 使用主要因素算法的最佳离散傅利叶转换方法及装置 - Google Patents
使用主要因素算法的最佳离散傅利叶转换方法及装置 Download PDFInfo
- Publication number
- CN101149730A CN101149730A CNA2007101667737A CN200710166773A CN101149730A CN 101149730 A CN101149730 A CN 101149730A CN A2007101667737 A CNA2007101667737 A CN A2007101667737A CN 200710166773 A CN200710166773 A CN 200710166773A CN 101149730 A CN101149730 A CN 101149730A
- Authority
- CN
- China
- Prior art keywords
- dft
- fourier transform
- discrete fourier
- data values
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/144—Prime factor Fourier transforms, e.g. Winograd transforms, number theoretic transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
Abstract
一装置及方法,用来对藉由一码分多址(CDMA)接收器接收的训练序列码片数值的选择数目P、进行使用主要因素算法(PFA)的离散傅利叶转换(DFT)处理,其中P具有一与主要因素F有关的复数M,且该离散傅利叶转换(DFT)处理是分为M个连续的F点离散傅利叶转换(DFT)处理该P个数据值是自一单一输入端口内存中重新获得,并可选择地以一控制器进行排列至平行快速缓冲贮存区,以使最佳化与储存于平行寄存器的旋转因素有关的分解工作。该排列的输入是分解为两或更多个平行主要因素算法(PFA)回路,其包括配置可考虑任何尺寸F点离散傅利叶转换(DFT)的加法器与乘法器。该主要因素算法(PFA)回路的输出是以联合电路处理,以为后续的离散傅利叶转换(DFT)循环所传送至内存的数值输出排列做准备。
Description
本发明申请是国际申请号为PCT/US03/11097,国际申请日为2003年4月10日,进入中国国家阶段的申请号为03808050.8,名称为“使用主要因素算法的最佳离散傅利叶转换方法及装置”的发明专利申请的分案中请。
技术领域
本发明一般涉及与离散傅利叶转换(discrete Fourier transforms,DFT)。特别地,本发明涉及一种使用主要因素算法(prime factor algorithm,PFA)来实现离散傅利叶转换(DFT)成分的装置与方法。
背景技术
在一基站与一用户设备(user equipment,UE)之间的码分多址(CDMA)无线通讯中,信道估计是在该码分多址(CDMA)时隙的训练序列(midamble)部分所完成。根据该系统丛发(burst)型态,一典型码分多址(CDMA)的周期长度Lm是为256或512码片长。然而,该训练序列的一P部分,是为了信道估计的数字化程序而截断为分别变成192或456码片长,以消除该训练序列中,相邻数据丛发的可能流出(bleeding)数据,而损害该信道的估计。
该离散傅利叶转换(DFT)是一通用的数学工具,其以第1式所定义的方式,将该输入信号从离散时间域转换至离散频率域之中:
其中,Wnk=e-j2πnk/N表示一具有对应为cos(2πnk/N)与sin(2πnk/N)的实部与虚部旋转因素。
当有N个点利用离散傅利叶转换(DFT)来处理时,要完成该处理动作的操作数目是与N2的维度有关。使用一以2为基数的快速傅利叶转换(a radi×2Fast Fourier Transform,FTT)处理一具有N点的数字信号时,该操作数目则被明显减少至N log(N)的维度。然而,在利用2为基数的快速傅利叶转换(FTT)方法时的缺点是,在要被处理的数目N点并不是2N(基底为2)的维度,像是P=192或是456的情况之下,该输入必须以0填充。利用人工增加0于输入信号的方式,由于是以一并非真实代表该信号的数值集合来进行处理,则该信道估计便变成更为一近似值。
一个解决方式是利用基于该P的主要因素的较小尺寸的矩阵处理,来分解该数字信号,使其具有离散傅利叶转换(DFT)的正确性,且该操作数目明显的接近于该较少的快速傅利叶转换(FTT)。
于一码分多址(CDMA)接收器中,硬件空间内存的最小化是一主要的考量。一般所使用的通讯端口数目的内存,是具有较少的像是单一或双通讯端口内存,而并非以多重平行输入/输出端口获得有利的操作效率。当数据点是利用有限输入/输出(I/O)端口的许多地址所储存时,该硬件变成该数据处理的限制因素,而重新取得该数据以实现可能需要重复内存存取的计算时是没有效率的。因此,在离散傅利叶转换(DFT)处理期间,为了不要时常重新取得数据,以及在有限的最小硬件存取限制之下,其较佳地是在一数据片段上尽可能实现许多操作。
发明内容
一离散傅利叶转换(DFT)处理的装置与方法,是使用主要因素算法(PFA)来进行,其基于以一码分多址(CDMA)接收器所接收的训练序列码片数值的选择数目P,该P具有一相关于主要因素F的复数M,而该离散傅利叶转换(DFT)处理是被分为M个连续的F点的离散傅利叶转换(DFT)处理。在每个F点的离散傅利叶转换(DFT)中,该P数据值是从一单一通讯端口内存中重新获得,且由一控制器选择性地排列至平行快速缓冲贮存区中,以对该相关于储存在平行寄存器中旋转因素的分解因素最佳化。该排列的输入是分解为二或更多个平行主要因素算法(PFA)回路,其包括了可考虑任何尺寸的F点离散傅利叶转换(DFT)配置的加法器或乘法器。该主要因素算法(PFA)回路的输出,是利用为了传送至内存的数值输出排列做准备的联合回路来处理。一旦为了该M个离散傅利叶转换(DFT)循环的所有的P数值被处理了,为了该剩余M循环的过程是利用剩余的F数值而被重复。操作与硬件是以利用该旋转因素内在对称性的输入排列来最小化。
附图说明
图1说明一包括离散傅利叶转换(DFT)的信道估计过程的框图。
图2A说明为了点N0-N7的8点离散傅利叶转换(DFT)的角度分配。
图2B说明为了旋转集合0-7与点N0-N7的8点离散傅利叶转换(DFT)的实部与虚部旋转因素。
图2C说明为了一8点离散傅利叶转换(DFT)过程的实部与虚部的最佳化分解方程式。
图3A说明为了点N0-N18的19点离散傅利叶转换(DFT)的角度分配。
图3B说明为了旋转集合0-18与点N0-N7的实部旋转因素。
图3C说明为了旋转集合0-18与点N0-N7的虚部旋转因素。
图3D说明为了一19点离散傅利叶转换(DFT)过程的实部与虚部的最佳化分解方程式。
图4A说明一使用主要因素算法(PFA)的456点离散傅利叶转换(DFT)过程的处理流程图。
图4B说明一使用主要因素算法(PFA)的192点离散傅利叶转换(DFT)过程的处理流程图。
图5说明符合本发明,使用以实现该修正离散傅利叶转换(DFT)过程的回路框图。
图6A说明于图5中所说明,用来实现一主要因素算法(PFA)函数的回路框图。
图6B说明一图6A中所表示的回路的替代实施例。
图7说明一利用图5中所表示回路的不同阶段的8点离散傅利叶转换(DFT)的数据流时间安排。
具体实施方式
于此所描述的最佳化离散傅利叶转换(DFT)过程,可以任何适合于信号处理的装置、系统或过程来利用。虽然为了通讯系统基站或用户设备(UE)的信道估计,该较佳应用是使用最佳离散傅利叶转换(DFTs),但其也可适用于其它离散傅利叶转换(DFT)的应用,包括但不局限于,在一基站或用户设备(UE)处的多用户检测。
图1说明同样地建立于一码分多址(CDMA)接收器之中,为了一基站或用户设备(UE),以及使用一多用户检测器(multiuser detector,MUD)的信道估计过程框图。该多用户检测器(MUD)是用来估计为了多用户通讯时的数据。初始化软件10是从一基站至另一基站的用户设备(UE)的每一传递动作中所执行。在初始化期间,每个复数的基本训练序列码的离散傅利叶转换(DFT)是被计算与储存的。一复数的基本训练序列码101代表了一理想的预定训练序列,在实现信道估计时使用为该接收信号比较的参考。该训练序列101数值是被传送通过一倒转次序模块(block)102,一储存于内存中的离散傅利叶转换模块103,并以一代表了该被处理的点数的数值P相乘,而接着该输出的倒数器(reciprocal)105是被计算,以完成该初始化过程。
该接收通讯丛发106是以图1中表示的算法20来处理。如图1中所表示,于该接收信号的训练序列的数值数目,以一长度Lm表示,是被以在估计过程期间,被操作的数值的部分P而减少。该训练序列的P部分是以实现该函数(P×IDFT)的模块110接收,其中该IDFT表示反离散傅利叶转换(DFT)过程。该复数的共轭操作107、108是在该离散傅利叶转换(DFT)109之前,对该训练序列数值以离散傅利叶转换(DFT)实现,而分别于该离散傅利叶转换(DFT)109之后,产生一反离散傅利叶转换(DFT)110。一离散傅利叶转换(DFT)112是对该初始化10的结果产品实现且该训练序列处理20产生一联合信道反应113。此完全的过程可以第2式来表示。
其中[bi]i=0 P-1是该复数的共轭接收训练序列信号Ri的离散傅利叶转换(DFT),
且[ai]i=0 P-1是该复数的基本训练序列码mi的离散傅利叶转换(DFT)[a0 a1…aP-1]=DFT([mP mP-1…m1]) 第4式
此后表示的该最佳离散傅利叶转换(DFT),是如图1中表示有关离散傅利叶转换(DFT)模块109、112。符合本发明的该离散傅利叶转换(DFT)第一最佳化形式是利用一主要因素算法(PFA)的较快的主要数目计算来加快处理。一主要因素算法(PFA)可在该处理数值P的数目,可被一基本上彼此之间有关的因素F除尽的时候使用。该算法可为不同重复P/F时间的排列,被区分为为不同的模块。举例而言,在P=456时,三个可能的主要因素是F1=3、F2=8与F3=19,其中3×8×19=456。在一第一模块M1,一3点离散傅利叶转换(DFT)是重复8×9=152次,在一第二模块M2,一8点离散傅利叶转换(DFT)是重复3×19=57次,在一第三模块M3,一19点离散傅利叶转换(DFT)是重复3×8=24次。因此,对一数值P=456而言,使用一主要因素算法(PFA)来最佳化该离散傅利叶转换(DFT)过程,可减少该操作数目,因为(3*152)+(8*57)+(19*24)=1368,其是明显少于P2=207,936。
一离散傅利叶转换(DFT)第二最佳化形式,可以排列该具有一般旋转因素与旋转集合的离散傅利叶转换(DFT)的N点来达成。如图2A中所表示,为了一8点离散傅利叶转换(DFT)的角度分配,在点N1与N7、N2与N6以及N3与N5之间具有一显著的角度对称性。每个离散傅利叶转换(DFT)输出可考虑成一输入行向量乘以该旋转因素集合列向量。这些旋转向量在一旋转之间(inter-twiddle)集合与一旋转内部(intra-twiddle)集合两者中都具有对称性,因此可利用所要求的较少乘法运算进行离散傅利叶转换(DFT)的最佳化。该旋转内部(intra-twiddle)因素集合对称性可于图2B中所见,其中点N3与N5、N2与N6以及N1与N7的字段,因为其角度关是而具有对称性。相同的,除了点N5、N6与N7字段的数值是分别与点N3、N2及N1字段的数值相反之外,虚部旋转因素亦具有对称性。为了实部旋转因素的旋转集合3与5、2与6以及1与7的旋转之间(inter-twiddle)因素集合的对称性是于图2B中所显示。对该虚部旋转因素而言,除了该集合5、6、7是与该集合3、2、1为相反的符号以外,同样的集合亦是对称的。利用这些对称性,图2C说明该信号的实部与虚部的离散傅利叶转换(DFT)计算的减少的数目,其中cos(ki)与sin(ki)分别表示该实部与虚部旋转因素,XR(0...7)表示8点离散傅利叶转换(DFT)的点N0至N7的实部数值,而XI(0...7)表示该虚部数值。如图2C中所示,其具有五个旋转因素cos(k0)至cos(k4)与四个旋转因素sin(k1)至sin(k4)。是此方法的一般旋转因素排列该XR、XI数值,因为有k0至k7的旋转集合处理过程,大约有一半的操作需要被实现。因此可利用旋转之间集合与旋转内部集合的最佳化,实现一4倍速度的改进。
图3A、3B、3C与3D是有关一19点离散傅利叶转换(DFT),其相似于图2A、2B与2C所说明的该8点离散傅利叶转换(DFT)。值得指出的是该奇数尺寸19点离散傅利叶转换(DFT)之中,只有该点N0是没有与其它剩余18点所对称的。此意味着不像该具有两个对称点N0与N4的偶数尺寸8点离散傅利叶转换(DFT),一奇数尺寸离散傅利叶转换(DFT)在只有一对称点时可以增加效率且少一的额外的计算集合需被实现。如第3B与3C图中所显示,旋转集合1-9是代表该剩余的旋转集合10-18。该离散傅利叶转换(DFT)点N1-N9的字段也同样的与点N10-N19对称,表示该后者集合在计算上,如系数一样对储存而言是多余与不需要的。转至图3D,说明该19点离散傅利叶转换(DFT)的输入的最佳化集合,其实部旋转因素cos(ki)是从19的未最佳化集合至10的减低的集合,而该虚部旋转因素sin(ki)是减至一9的集合。因为sin(k0)=0,此旋转因素可省略而仅剩九个虚部旋转因素。
如8点与19点离散傅利叶转换(DFTs)的有效操作群集说明于第2C与3D图,可以一般化描述为:
对奇数P
第5、6式
而对偶数P
第7、8式
图5说明该修正离散傅利叶转换(DFT)处理的回路框图。模块501表示使用来储存训练序列码片部分P的内存。一控制器560,较佳地是为一内存,目前的使用根据该F点离散傅利叶转换(DFT)模块选择性的处理该P数值的集合。此存在经由从内存501重新获得该P数值的MUX561,并分配该P数值至下一阶段。在阶段1与2之间,该P数值的集合是于N群集中处理,其中N=F,且随后传输通过通讯端口562、563,至快速缓冲贮存区内存502与503,较佳地是为随机存取内存。快速缓冲贮存区502、503重新获得该码片数值至输入寄存器572、573,且从输出寄存器582、583,以储存于内存504、505,较佳地是为只读存储器的预定旋转因素,同时地分配其为在阶段3的一输入排列,以产生使用该上述平行效能的该最佳化离散傅利叶转换(DFT)函数。该旋转因素是从输出寄存器574、575于阶段3所分配。
该修正离散傅利叶转换(DFT)的排列,一般可以第9与10式来表示。
输入地址=(n1*T1*F+n2*F’)Mod(Input Data Size) 第9式
输出地址=(n1*T1*F+n2*T2*F’)Mod(Input Data Size)第10式
其中
F=使用为该离散傅利叶转换(DFT)尺寸的因素
F’=该重复离散傅利叶转换(DFT)(输入数据尺寸/离散傅利叶转换(DFT)尺寸)的数目
T1=1,是由F*T1Mod F’所解
T2=1,是由F’*T2Mod F所解
n1=1至F’,每个新离散傅利叶转换(DFT)的增加量
n2=1至F,在每个离散傅利叶转换(DFT)中遍及各点的增加量
此计算对该数据尺寸的每个因素F是分别执行。以该456输入数据尺寸处理分为三个3、8与19点离散傅利叶转换(DFTs)的模块而言,该上述的变量为:
F=3、8或19
F’=456/3、456/8或456/19
n1=1至152、1至57或1至24
n2=1至3、1至8或1至19
回到图5,输入寄存器506-511于阶段4,为了该主要因素算法(PFA)回路520、521,依序接收该输入排列,以实现该F点离散傅利叶转换(DFT)处理。藉由使用两平行主要因素算法(PFA)回路520、521,其依序带有两旋转寄存器504、505,此修正离散傅利叶转换(DFT)处理在一正常的离散傅利叶转换(DFT)处理下具有两倍能力。加法器531-538伴随着寄存器541-548工作,以实现主要因素算法(PFA)回路520、521为了一单一旋转集合输出的连续加总。一旦为了一单一旋转集合的有关的操作于阶段5完成,该结果于阶段6传送至一对应的输出寄存器551-558。一寄存器565于阶段7暂时地储存该主要因素算法(PFA)输出599,以通过该单一通讯端口传送至内存501。
图4A说明以图1中的离散傅利叶转换(DFT)模块109、112,使用主要因素算法(PFA)的456点离散傅利叶转换(DFT)的完整过程流程图。在程序401、该接收的训练序列码片数值开始从内存每一次重新获得一数值,并填充至暂时内存输出寄存器561,以及接着至两单一通讯端口数据快速缓冲贮存区输入寄存器572、573。接着于程序402中,为该8点离散傅利叶转换(DFT)的输入排列是藉由重新获得该储存于寄存器574、575的预定旋转因素,至输入端口508、511,以一达成于图2C中的最佳分解而依序实现。同时的,该码片数值是从该数据快速缓冲贮存区输出寄存器582、583传递至主要因素算法(PFA)回路520、521的主要因素算法(PFA)回路输入端口寄存器506、507、509、510,其是平行于该旋转因素输入端口寄存器506、511。
在程序403,每个主要因素算法(PFA)回路520、521实现一关于该离散傅利叶转换(DFT)的不对称点(例如一8点离散傅利叶转换(DFT)的N0),以及对称点对(例如例如一8点离散傅利叶转换(DFT)的N1与N7)的后序操作集合。对一使用两主要因素算法(PFA)回路的8点离散傅利叶转换(DFT),该456数值的前八个N0-N7是以三个操作集合处理。在该第一操作集合中,主要因素算法(PFA)回路520操作该点N0-N7的旋转集合0,而同时该主要因素算法(PFA)回路521操作该点N0-N7的旋转集合1。一旦该加总完成并传送至输出寄存器551-558,该次一操作集合便分别由主要因素算法(PFA)回路520、521实现该旋转集合2与3,且该结果接着被加总并进一步由程序404与405处理。该最终操作集合是由主要因素算法(PFA)回路520实现该旋转集合4。这三个操作集合以该主要因素算法(PFA)回路于456点的前8点,一起形成该57个重复离散傅利叶转换(DFT)操作的第一操作。
程序404为了图5的阶段6的输出储存,实现该输出排列,以使得该内存输入寄存器565为该8点离散傅利叶转换(DFT),可适当地依序接收该输出数值。在程序405中,该排列输出是暂时储存于寄存器565中,且内存中该456个位置是以该8点离散傅利叶转换(DFT)产生的主要因素算法(PFA)输出数值599的新集合而更新。
应注意的是该程序402-405为了该F点离散傅利叶转换(DFT)的一循环中的重复操作集合而同时发生。
程序406-410为了一19点离散傅利叶转换(DFT)重复程序401-405,且同样地,程序411-415为了一3点离散傅利叶转换(DFT)重复该同样的集合。于程序415中储存于内存的该最终输出排列,代表由该三分别F点离散傅利叶转换(DFTs)产生的结果,并且是与该单一456点离散傅利叶转换(DFT)所形成的结果完全相同。应被注意的是利用依序改变的三F点离散傅利叶转换(DFTs)的实现,可获得相同的结果。
相同的,一使用主要因素算法(PFA)的192点离散傅利叶转换(DFT),如同图4B中显示的程序451-460一样,可利用接在该64点离散傅利叶转换(DFT)的3循环之后的3点离散傅利叶转换(DFT)的64循环实行。交替地,程序456-460中的该64点离散傅利叶转换(DFT)是较在程序451-455中说明的该3点离散傅利叶转换(DFT)所优先实行,并可获得同样结果。
图6A说明主要因素算法(PFA)回路,包括该实部与虚部数据信号处里的细节。该实部旋转因素601与虚部旋转因素604是从寄存器508中粹取,并利用该主要因素算法(PFA)引擎520的处理而分裂为两个输入路径。乘法器607、608、609与610是依序使用来控制该主要因素算法(PFA)引擎的实部与虚部数值,其使得该复数的共轭函数107得以实现。
回到图2C,A与B字段包含为该离散傅利叶转换(DFT)处理的实部表示,藉由加法器611与乘法器615产生于A字段中的表示,以及以减法器612与乘法器616产生于B字段中的表示。对一8点离散傅利叶转换(DFT)而言,只有加法器621是需要来实行字段A与B的每一列的加法操作,加法器531与寄存器541是接着使用来对字段A与B的每一列进行加法。一旦字段A与B的每一表示已经被加总时,一控制器560为了该输出寄存器551较佳地是实行一写入。一MUX632是为了控制该从寄存器551与553至内存寄存器565的输出而存在,使得复数的共轭108可被实现。输出寄存器552为了其它的F点离散傅利叶转换(DFT)计算,储存来自一由减法器622、加法器532与寄存器542、552产生的离散傅利叶转换(DFT)表示的可选择性平行处理的结果,其字段A与B之间的减法操作可能因为正向与负向的旋转因素变化而需要。于图2C中字段C与D所说明的虚部表示,是相同的以减法器613、加法器614、乘法器617与618、减法器623、加法器533与寄存器543、553而计算。为此特定的虚部F点离散傅利叶转换(DFT)计算,加法器624与534、以及寄存器544、554是不需要的,不过可能为了其它F数值时所使用。
图6B说明于图6A中说明的主要因素算法(PFA)回路的一替代实施例,其中额外的平行加法器是在乘法器615-618下游所使用,以可选择性地提供该正向与负向旋转数值所要求的进一步同时操作。操作器651-654是使用来代替为了该离散傅利叶转换(DFT)实部的操作器621、622。在考虑加法或减法操作时,操作器731-734是与该加法器531、532有关的。加法寄存器741-744与输出寄存器751-754相同是受到控制器560所控制,以传送该离散傅利叶转换(DFT)结果至实部输出MUX631。相同的,对该离散傅利叶转换(DFT)操作的虚部而言,于图6B中说明的四个加法器单元的平行集合,是用来取代图6A中所说明的两加法器的平行集合。加法器单元655-658与735-738可以对从该乘法器617、618的离散傅利叶转换(DFT)因素输出,实现加法或减法。加法寄存器745-748与输出寄存器755-758实现与加法器寄存器543、544以及输出寄存器553、554相同的函数,以为了传送离散傅利叶转换(DFT)的结果至虚部输出MUX634。
图7说明对一8点离散傅利叶转换(DFT)而言,在图5中阶段1-7的数值处理的时间序列。在阶段1,该前8个数值是从内存501藉由该单一通讯端口,于每时钟脉冲,重新接收一数值至寄存器561。在阶段2,数据快速缓冲贮存区输入寄存器572重新取得较阶段1延迟一时钟脉冲的点N0-N4的前5个数值。快速缓冲贮存区输入寄存器573接收较后的点N5-N7的三数值,其相较阶段亦延迟一时钟脉冲。从时钟脉冲10-15于阶段3与4,该输入排列在该数据快速缓冲贮存区输出寄存器582、583,旋转寄存器574、575与该主要因素算法(PFA)回路输入端口506-511之间,是为了带有旋转集合0与1的点N0-N7而显示。如图7所说明的,每个离散傅利叶转换(DFT)点的数值是与在该旋转集合中的相关旋转因素一起传送。其也明显的利用两旋转寄存器574与575,两旋转集合可在每个时钟脉冲之间被排列。对该对称的离散傅利叶转换(DFT)点,就如同N1与N7,该之前描述的最佳化是为了每个时钟脉冲所说明,就如同每个对称对数值是以时共有的旋转点所排列一样。
在阶段5,于阶段5之后的一时钟脉冲,该主要因素算法(PFA)回路520、521的输出是被加法寄存器541、545与546所接收。对每个后续的脉冲,当每一循环的最终离散傅利叶转换(DFT)操作是被接收(从阶段4,时钟脉冲15)与被加总时,该加法器531、535与536实现该主要因素算法(PFA)回路输出加总至被加法寄存器541、545与546所储存的在前的主要因素算法(PFA)回路输出,直至该第五脉冲(时钟脉冲16)为止。之后于阶段6,每个来自加法寄存器541、545与546的加总数值,是于一单一时钟脉冲之中,被传送该输出寄存器551、555、556,其这些数值是被维持至内存输入寄存器565于每个时钟脉冲传送每个数值至该内存501。
因此,于时钟脉冲21,该8离散傅利叶转换(DFT)点N0-N7的第一集合,是以该首先2旋转集合0与1来处理。同时,在每个阶段,该点N0-N7是以该之后每个集合具有5时钟脉冲的两旋转集合所处理。例如,在阶段3,旋转集合0与1是于时钟脉冲10-14之间所处理,旋转集合2与3是于脉冲15-19之间所处理,而旋转集合4是在脉冲20-24之间所处理。该第一完全离散傅利叶转换(DFT)循环是由时钟脉冲31所完成。
图7中的阴影部分指出该第二离散傅利叶转换(DFT)循环处理计时,以从内存501所重新获得的该8离散傅利叶转换(DFT)点N8-N15的第二集合开始。该8点离散傅利叶转换(DFT)处理大致上是与为该第一循环描述所相似地,以57循环所完成。
于图7中描述的该离散傅利叶转换(DFT)处理的计时,一般上来说可代表任何的F点离散傅利叶转换(DFT)处理。
Claims (6)
1.一种用于由一无线接收机对一选择数目P的训练序列数据值进行离散傅利叶转换处理的方法,其中P具有多个相对主要因素Ni,i=1至M,其中 所述方法包括下列步骤:
将P个数据值储存在内存中;
在一控制回路从所述内存输入P个数据值达M个连续迭代,对于各因素Ni为1,使得K=Ni,并为各个迭代处理P/Ni群集的数据值;以及
通过选择性控制的离散傅利叶转换处理电路对一选择数目K的群集中的数据值进行离散傅利叶转换处理,其包括:
将旋转集合储存在与所有Ni因素的离散傅利叶转换处理有关的第一和第二旋转寄存器中;
在一第一快速缓冲贮存区接收K个数据值的每个群集的L个选择数值,其中L≥K/2;
在一第二快速缓冲贮存区接收K个数据值的每个群集的其它K-L个数据值,因此于所述第二快速缓冲贮存区所接收的数据值的处理具有对称于某些在所述第一快速缓冲贮存区所接收的数据值的选转集合;
通过一第一主要因素算法回路处理来自所述第一与第二快速缓冲贮存区及所述第一旋转寄存器所接收的K个数据值群集;以及
通过一第二主要因素算法回路,与所述第一主要因素算法回路一前一后地,使用来自于所述第二旋转寄存器的一旋转集合而处理同样的K个数据值群集。
2.根据权利要求1所述的方法,其中所述处理还包括将所述第一主要因素算法电路和第二主要因素算法电路的输出进行组合以由所述处理电路输出。
3.根据权利要求1所述的方法,还包括将所述已被离散傅利叶转换处理过的数据输出至所述内存,从而通过所储存的P个数据值的各个连续N点离散傅利叶转换处理来处理从一先前离散傅利叶转换处理迭代输出的数值。
4.根据权利要求3所述的方法,其中P=456,M=3,N1=3,N2=8,N3=19。
5.根据权利要求4所述的方法,其中就一第一离散傅利叶转换处理迭代言,K=N1,就一第二离散傅利叶转换处理迭代言,K=N2,就一第三离散傅利叶转换处理迭代言,K=N3。
6.根据权利要求3所述的方法,其中P=192,M=2,N1=3,N2=64。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/120,971 US6704760B2 (en) | 2002-04-11 | 2002-04-11 | Optimized discrete fourier transform method and apparatus using prime factor algorithm |
US10/120,971 | 2002-04-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038080508A Division CN100346336C (zh) | 2002-04-11 | 2003-04-10 | 使用主要因素算法的最佳离散傅利叶转换方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101149730A true CN101149730A (zh) | 2008-03-26 |
CN101149730B CN101149730B (zh) | 2010-06-23 |
Family
ID=28790220
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101667737A Expired - Fee Related CN101149730B (zh) | 2002-04-11 | 2003-04-10 | 使用主要因素算法的最佳离散傅利叶转换方法及装置 |
CNB038080508A Expired - Fee Related CN100346336C (zh) | 2002-04-11 | 2003-04-10 | 使用主要因素算法的最佳离散傅利叶转换方法及装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038080508A Expired - Fee Related CN100346336C (zh) | 2002-04-11 | 2003-04-10 | 使用主要因素算法的最佳离散傅利叶转换方法及装置 |
Country Status (9)
Country | Link |
---|---|
US (3) | US6704760B2 (zh) |
EP (1) | EP1493098A4 (zh) |
JP (1) | JP4163178B2 (zh) |
KR (2) | KR20050098967A (zh) |
CN (2) | CN101149730B (zh) |
AU (1) | AU2003237804A1 (zh) |
HK (1) | HK1074269A1 (zh) |
NO (1) | NO20044880L (zh) |
WO (1) | WO2003102809A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847778B1 (en) * | 1999-03-30 | 2005-01-25 | Tivo, Inc. | Multimedia visual progress indication system |
US20030182342A1 (en) * | 2002-03-25 | 2003-09-25 | Murphy Charles Douglas | Low-cost multiplication in small DFT butterflies |
US20030212722A1 (en) * | 2002-05-07 | 2003-11-13 | Infineon Technologies Aktiengesellschaft. | Architecture for performing fast fourier-type transforms |
TW200602902A (en) * | 2004-07-12 | 2006-01-16 | Benq Corp | Method of calculating FFT |
JP4687948B2 (ja) * | 2004-10-29 | 2011-05-25 | ソニー株式会社 | ディジタル信号処理装置、ディジタル信号処理方法及びプログラム並びに認証装置 |
CN100442272C (zh) * | 2005-10-31 | 2008-12-10 | 凌阳科技股份有限公司 | 数字信号处理装置 |
KR100762281B1 (ko) * | 2005-12-08 | 2007-10-01 | 한국전자통신연구원 | 고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치 |
US20070299903A1 (en) * | 2006-06-27 | 2007-12-27 | Nokia Corporation | Optimized DFT implementation |
US8566380B2 (en) * | 2008-01-31 | 2013-10-22 | Qualcomm Incorporated | Device for DFT calculation |
WO2009128033A2 (en) * | 2008-04-18 | 2009-10-22 | Nxp B.V. | System and method for configurable mixed radix fft architecture for multimode device |
EP2144174A1 (en) * | 2008-07-07 | 2010-01-13 | Mitsubishi Electric R&D Centre Europe B.V. | Parallelized hardware architecture to compute different sizes of DFT |
EP2144173A1 (en) | 2008-07-07 | 2010-01-13 | Mitsubishi Electric R&D Centre Europe B.V. | Hardware architecture to compute different sizes of DFT |
EP2144172A1 (en) | 2008-07-07 | 2010-01-13 | Mitsubishi Electric R&D Centre Europe B.V. | Computation module to compute a multi radix butterfly to be used in DTF computation |
EP2332072A1 (en) * | 2008-09-10 | 2011-06-15 | Co-operative Research Centre For Advanced Automotive Technology Ltd. | Method and device for computing matrices for discrete fourier transform (dft) coefficients |
US8438204B2 (en) * | 2008-12-18 | 2013-05-07 | Lsi Corporation | Apparatus for calculating an N-point discrete fourier transform |
KR101183658B1 (ko) * | 2008-12-19 | 2012-09-17 | 한국전자통신연구원 | 이산 퓨리에 변환의 고속 처리 장치 및 방법 |
KR101105399B1 (ko) * | 2008-12-22 | 2012-01-17 | 한국전자통신연구원 | 직교주파수분할다중접속 시스템의 시간 동기 검출 장치 및 방법과 수신 장치 |
US20120131081A1 (en) * | 2010-11-22 | 2012-05-24 | Apple Inc. | Hybrid Fast Fourier Transform |
CN102609396A (zh) * | 2012-01-19 | 2012-07-25 | 中国传媒大学 | 一种drm系统中离散傅里叶变换处理装置和方法 |
US8990281B2 (en) | 2012-09-21 | 2015-03-24 | International Business Machines Corporation | Techniques for improving the efficiency of mixed radix fast fourier transform |
CN105988973B (zh) * | 2015-02-13 | 2019-04-19 | 上海澜至半导体有限公司 | 快速傅里叶变换/快速傅里叶变换的方法和电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4156920A (en) * | 1977-06-30 | 1979-05-29 | International Business Machines Corporation | Computer system architecture for performing nested loop operations to effect a discrete Fourier transform |
JPS6014386B2 (ja) | 1978-12-25 | 1985-04-12 | 日本電信電話株式会社 | 離散的フ−リエ変換器 |
GB2084362B (en) * | 1980-09-19 | 1984-07-11 | Solartron Electronic Group | Apparatus for performing the discrete fourier transform |
US4604721A (en) * | 1981-10-13 | 1986-08-05 | Trw Inc. | Computer and method for high speed prime factor transform |
JPH05204810A (ja) | 1992-01-29 | 1993-08-13 | Fujitsu Ltd | 電文通信方式 |
US6351759B1 (en) * | 1999-02-26 | 2002-02-26 | Trw Inc. | Digital channelizer having efficient architecture for discrete fourier transformation and operation thereof |
US6625630B1 (en) * | 2000-06-05 | 2003-09-23 | Dsp Group Ltd. | Two cycle FFT |
-
2002
- 2002-04-11 US US10/120,971 patent/US6704760B2/en not_active Expired - Fee Related
-
2003
- 2003-04-10 JP JP2004509826A patent/JP4163178B2/ja not_active Expired - Fee Related
- 2003-04-10 KR KR1020057016121A patent/KR20050098967A/ko not_active Application Discontinuation
- 2003-04-10 AU AU2003237804A patent/AU2003237804A1/en not_active Abandoned
- 2003-04-10 CN CN2007101667737A patent/CN101149730B/zh not_active Expired - Fee Related
- 2003-04-10 WO PCT/US2003/011097 patent/WO2003102809A1/en active Application Filing
- 2003-04-10 KR KR1020047016242A patent/KR100686992B1/ko not_active IP Right Cessation
- 2003-04-10 CN CNB038080508A patent/CN100346336C/zh not_active Expired - Fee Related
- 2003-04-10 EP EP03736460A patent/EP1493098A4/en not_active Withdrawn
-
2004
- 2004-02-19 US US10/782,035 patent/US7028064B2/en not_active Expired - Fee Related
- 2004-11-09 NO NO20044880A patent/NO20044880L/no not_active Application Discontinuation
-
2005
- 2005-09-20 HK HK05108196A patent/HK1074269A1/xx not_active IP Right Cessation
-
2006
- 2006-04-07 US US11/400,566 patent/US7720897B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20050098967A (ko) | 2005-10-12 |
JP4163178B2 (ja) | 2008-10-08 |
US6704760B2 (en) | 2004-03-09 |
KR100686992B1 (ko) | 2007-02-27 |
WO2003102809A1 (en) | 2003-12-11 |
EP1493098A4 (en) | 2009-11-11 |
CN1647066A (zh) | 2005-07-27 |
US7720897B2 (en) | 2010-05-18 |
US7028064B2 (en) | 2006-04-11 |
US20040162867A1 (en) | 2004-08-19 |
EP1493098A1 (en) | 2005-01-05 |
CN100346336C (zh) | 2007-10-31 |
NO20044880L (no) | 2005-01-03 |
JP2005522804A (ja) | 2005-07-28 |
KR20040097339A (ko) | 2004-11-17 |
HK1074269A1 (en) | 2005-11-04 |
CN101149730B (zh) | 2010-06-23 |
AU2003237804A1 (en) | 2003-12-19 |
US20030195911A1 (en) | 2003-10-16 |
US20060184598A1 (en) | 2006-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7720897B2 (en) | Optimized discrete fourier transform method and apparatus using prime factor algorithm | |
US7870176B2 (en) | Method of and apparatus for implementing fast orthogonal transforms of variable size | |
KR101162649B1 (ko) | 가변적 크기의 고속 직교 변환을 구현하기 위한 방법 및장치 | |
EP1051680A1 (en) | Pipelined fast fourier transform processor | |
US20050015420A1 (en) | Recoded radix-2 pipeline FFT processor | |
US5034910A (en) | Systolic fast Fourier transform method and apparatus | |
JP4263693B2 (ja) | 計算量的に効率的な数学エンジン | |
Meher et al. | Scalable and modular memory-based systolic architectures for discrete Hartley transform | |
EP2144172A1 (en) | Computation module to compute a multi radix butterfly to be used in DTF computation | |
US6658441B1 (en) | Apparatus and method for recursive parallel and pipelined fast fourier transform | |
US6728742B1 (en) | Data storage patterns for fast fourier transforms | |
Nagpal et al. | Processor architectures for two-dimensional convolvers using a single multiplexed computational element with finite field arithmetic | |
EP2144173A1 (en) | Hardware architecture to compute different sizes of DFT | |
EP2144174A1 (en) | Parallelized hardware architecture to compute different sizes of DFT | |
Swarztrauber et al. | Bluestein's FFT for arbitrary n on the hypercube | |
WO2022252876A1 (en) | A hardware architecture for memory organization for fully homomorphic encryption | |
Vergara et al. | A 195K FFT/s (256-points) high performance FFT/IFFT processor for OFDM applications | |
Bertazzoni et al. | 16-point high speed (I) FFT for OFDM modulation | |
Kaur et al. | Analysis of R22 SDF Pipeline FFT Architecture in VLSI | |
Khan et al. | An efficient FFT/IFFT architecture for wireless communication | |
WO2005052798A1 (en) | Interleaving memory | |
Abhilash et al. | FFT Architectures for Real Valued Signals based Different Radices Algorithm | |
CA2451167A1 (en) | Pipelined fft processor with memory address interleaving | |
Umamahesweri et al. | Optimized 512-Point FFT Processor with Effective Computational Components for WLAN application | |
KR20030008795A (ko) | 프로그래머블 프로세서에서 고속 에프에프티 연산을 위한에프에프티 연산방법 및 그 연산을 실행하기 위한에프에프티 연산회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100623 Termination date: 20150410 |
|
EXPY | Termination of patent right or utility model |