CN100536131C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100536131C
CN100536131C CNB2007101427894A CN200710142789A CN100536131C CN 100536131 C CN100536131 C CN 100536131C CN B2007101427894 A CNB2007101427894 A CN B2007101427894A CN 200710142789 A CN200710142789 A CN 200710142789A CN 100536131 C CN100536131 C CN 100536131C
Authority
CN
China
Prior art keywords
penetrating electrode
semiconductor device
electrode
devices
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101427894A
Other languages
English (en)
Other versions
CN101131996A (zh
Inventor
韩载元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101131996A publication Critical patent/CN101131996A/zh
Application granted granted Critical
Publication of CN100536131C publication Critical patent/CN100536131C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供一种半导体装置及其制造方法，该半导体装置可包括内插件、堆叠并形成于内插件上的多个器件、分别形成于多个器件中并通过穿透相应的器件而形成的贯穿电极、及形成于各个器件之间且将形成于上部器件中的贯穿电极连接到形成于下部器件中的贯穿电极的连接电极。本发明能够解决SiP形态中的半导体装置散热问题。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置，尤其涉及一种系统级封装(SiP)形态中的半导体装置及其制造方法。
背景技术
图1为示出根据相关技术中制造半导体装置的方法所制造的系统级封装(SiP)形态中半导体装置的示意图。
根据相关技术的SiP形态中的半导体装置可包括内插件11、第一器件13、第二器件15、及第三器件17，如图1所示。
第一至第三器件13、15、17举例来说可以是CPU、SPRM、DRAM、闪存、逻辑LSI、功率IC、控制IC、模拟LSI、MM IC、CMOS RF-IC、传感器芯片、及MEMS芯片，等等。
在第一器件13与第二器件15之间，以及在第二器件15与第三器件17之间，可分别形成连接器，以在各个器件之间传送信号。
要使具有以上结构的SiP形态的半导体装置商品化，可能产生与热辐射有关的问题。特别是形成于夹层中的器件(例如第二器件15)的散热问题可能妨碍上述半导体装置的商品化。
发明内容
本发明实施例涉及一种半导体装置以及制造半导体装置的方法，其可通过有效的方式，从SiP形态中的半导体装置中散热。
根据本发明实施例，半导体装置可包括：内插件；多个器件，堆叠并形成于内插件上；贯穿电极，各贯穿电极形成于多个器件中，并且是通过穿透各个器件形成的；连接层，位于各个所述器件之间；以及连接电极，形成于连接层上，并将形成于上部器件中的贯穿电极连接到形成于下部器件中的贯穿电极；还包括：金属膜，在堆叠且形成于所述内插件上的所述多个器件中，该金属膜形成在位于最下面的器件的下表面上并耦接到形成于所述下部器件中的所述贯穿电极。
根据本发明实施例，制造半导体装置的方法可包括：形成多个器件，上述多个器件具有从器件中穿透的贯穿电极；以及将上述多个器件堆叠和形成于内插件上。
此外，本发明还提供一种装置，包括：内插件层；第一器件，形成于所述内插件层上方，且所述第一器件的内部形成有第一贯穿电极，所述第一贯穿电极从第一器件的顶表面穿透第一器件至第一器件的底表面；第二器件，形成于所述第一器件上方，且所述第二器件的内部形成有第二贯穿电极，所述第二贯穿电极从第二器件的顶表面穿透第二器件至第二器件的底表面；散热层，形成于所述第一器件的下表面上；以及连接电极，形成于所述第一器件与所述第二器件之间，并耦接到所述第一贯穿电极和所述第二贯穿电极。
本发明能够解决SiP形态中的半导体装置散热问题。
附图说明
图1是根据相关技术中制造半导体装置的方法所制造的系统级封装(SiP)形态中半导体装置的示例图。
图2是根据本发明实施例制造的系统级封装(SiP)形态中半导体装置的示例图。
图3是根据本发明实施例制造的系统级封装(SiP)形态中半导体装置的示例图。
图4是根据本发明实施例制造的系统级封装(SiP)形态中半导体装置的示例图。
具体实施方式
图2是根据本发明实施例制造的系统级封装(SiP)形态中半导体装置的示例图。
根据本发明实施例的半导体装置可包括内插件200、第一器件210、第二器件230、及第三器件250，如图2所示。上述半导体装置可包括穿透第一器件210的第一贯穿电极211贯穿电极。上述半导体装置可包括穿透第二器件230的第二贯穿电极231和穿透第三器件250的第三贯穿电极251贯穿电极贯穿电极。
根据本发明实施例的半导体装置可包括将第一器件210连接到第二器件230的第一连接层220。上述半导体装置可包括将第二器件230连接到第三器件250的第二连接层240。在第一连接层220上可形成第一连接电极221，而在第二连接层240上可形成第二连接电极241。第一器件210可通过第一连接电极221电连接到第二器件230。第二器件230可通过第二连接电极241电连接到第三器件250。第一连接电极221可将第一贯穿电极211连接到第二贯穿电极231。第二连接电极241可将第二贯穿电极231连接到第三贯穿电极251。
在具有这种堆叠结构的SiP形态中半导体装置的实施例中，形成于最上部分上的器件和形成于最下部分上的器件均可被电连接。通过这种连接结构，各个器件能够向外散热。在实施例中，各个器件能够有效地将形成于夹层中的器件所产生的热量散出。
在实施例中，半导体装置可设置有接地电极。因此，能够将形成于第一至第三器件210、230、250上的接地电极电连接，使得从各个器件上产生的热量能够更有效地散出。在实施例中，可将相同的电压施加到各个接地电极，因此在电信号的流通或操作中不会有任何问题。可将第一贯穿电极211形成为连接到设置于第一器件210中的接地电极。可将第二贯穿电极231形成为连接到设置于第二器件230中的接地电极。可将第三贯穿电极251形成为连接到设置于第三器件250中的接地电极。
在实施例中，可以不在第一器件210中形成第一贯穿电极211。然而，可作为一种配置形成第一贯穿电极211，以更有效地将由各个器件产生的热量散出。
在实施例中，可通过对半导体衬底顺序实施图案化工艺、蚀刻工艺、金属的形成工艺、及CMP工艺来形成贯穿电极。由于这些工艺是公知的，并且也不是本发明实施例主要关注的内容，因此在本说明书中略去对它们的描述。
根据实施例，贯穿电极可由W、Cu、Al、Ag以及Au等等至少其中之一来制成。可通过CVD、PVD、蒸发(Evaporation)、及ECP等等来沉积贯穿电极。贯穿电极的阻挡金属可以是TaN、Ta、TiN、Ti、及TiSIN等等其中任一种，并且可通过CVD、PVD、及ALD等等形成。
在实施例中，在可如上所述堆叠及形成第一至第三器件210、230、250的SiP形态中的半导体装置中，可对被堆叠的多个器件进行各种变化。各个器件举例来说可以是CPU、SRAM、DRAM、闪存、逻辑LSI、功率IC、控制IC、模拟LSI、MM IC、CMOS RF-IC、传感器芯片、及MEMS芯片等等其中任一种。
在实施例中，制造半导体装置的方法可包括形成具有贯穿电极的多个器件(其中贯穿电极穿透器件)，并在内插件上堆叠和形成上述多个器件。根据实施例，在内插件上堆叠和形成上述多个器件可包括在各个器件之间形成连接层，并通过形成于连接层上的连接电极而将形成于上部器件上的贯穿电极与形成于下部器件上的贯穿电极连接。
参考图3，在实施例中，可作为一种配置制造SiP形态中的半导体装置，以更有效地将由各个器件产生的热量散出。
根据实施例的半导体装置可包括内插件300、第一器件310、第二器件330、及第三器件350，如图3所示。上述半导体装置可包括穿透第一器件310的第一贯穿电极311贯穿电极。上述半导体装置可包括穿透第二器件330的第二贯穿电极331和穿透第三器件350的第三贯穿电极351贯穿电极贯穿电极。
根据实施例的半导体装置可包括将第一器件310连接到第二器件330的第一连接层320。上述半导体装置可包括将第二器件330连接到第三器件350的第二连接层340。第一连接电极321可形成于第一连接层320上。第二连接电极341可形成于第二连接层340上。第一器件310可通过第一连接电极321电连接到第二器件330。第二器件330可通过第二连接电极341电连接到第三器件350。第一连接电极321可将第一贯穿电极311连接到第二贯穿电极331。第二连接电极341可将第二贯穿电极331连接到第三贯穿电极351。
在实施例中，SiP形态中的半导体装置具有这样一种堆叠结构：其中形成于最上部分上的器件和形成于最下部分上的器件均被电连接。通过这种连接结构，各个器件都能够向外(即向器件外部)散热。在实施例中，各个器件能够有效地将形成于夹层中的器件所产生的热量散出。
在实施例中，全部半导体装置均可设置有接地电极。可将形成于第一至第三器件310、330、350上的各个接地电极电连接，使得由各个器件产生的热量能够有效地散出。在实施例中，可将相同的电压施加到各个接地电极，而减少电信号的流通或操作中的问题。第一贯穿电极311可形成为连接到设置于第一器件310中的接地电极。第二贯穿电极331可形成为连接到设置于第二器件330中的接地电极。第三贯穿电极351可形成为连接到设置于第三器件350中的接地电极。
在实施例中，可在第一器件310的下表面上形成单独的金属膜360。金属膜360可通过任何方法(例如CVD、PVD、蒸发、ECP等等)形成于第一器件310的下表面上。在实施例中，金属膜360可通过贯穿电极连接到各个器件，并且使由各个器件产生的热量能够更有效地散出。
参考图4，在实施例中，可作为一种配置制造SiP形态中的半导体装置，以更有效地将各个器件所产生的热量散出。
根据实施例的半导体装置可包括内插件400、第一器件410、第二器件430、及第三器件450，如图4所示。上述半导体装置可包括穿透第一器件410的第一贯穿电极411。上述半导体装置可包括穿透第二器件430的第二贯穿电极431以及穿透第三器件450的第三贯穿电极451。
根据实施例的半导体装置可包括将第一器件410连接到第二器件430的第一连接层420。上述半导体装置可包括将第二器件430连接到第三器件450的第二连接层440。在第一连接层420上可形成第一连接电极421。在第二连接层440上可形成第二连接电极441。第一器件410可通过第一连接电极421电连接到第二器件430。第二器件430可通过第二连接电极441电连接到第三器件450。第一连接电极421可将第一贯穿电极411连接到第二贯穿电极431。第二连接电极441可将第二贯穿电极431连接到第三贯穿电极451。
根据实施例，在SiP形态中具有这样一种堆叠结构的半导体装置内，形成于最上部分上的器件与形成于最下部分上的器件均可电连接。通过这种连接结构，各个器件能够从器件向外散热。在实施例中，各个器件能够有效地将形成于夹层中的器件所产生的热量散出。
根据实施例，全部半导体装置均可设置有接地电极。可将形成于第一至第三器件410、430、450上的接地电极电连接，并且能够将由各个器件产生的热量有效地散出。同样，可将相同的电压施加到各个接地电极，这能减少或消除电信号的流通或操作中的问题。
第一贯穿电极411可形成为连接到设置于第一器件410中的接地电极。第二贯穿电极431可形成为连接到设置于第二器件430中的接地电极。第三贯穿电极451可形成为连接到设置于第三器件450中的接地电极。
根据实施例，可在第一器件410的下表面上形成单独的散热器件460。在实施例中，散热器件460可通过贯穿电极连接到各个器件，并且由各个器件产生的热量能够更有效地散出。在实施例中，散热器件460可以是散热片或散热管。
根据实施例，通过设置能够将冷却物质注入第一器件与内插件之间、并随后与第一器件和内插件相接触的管，即可更平稳而有效地进行散热。
借助根据本发明实施例的半导体装置及其制造方法来说，可获得能够容易地从SiP形态中的半导体装置散热的优点。
对本领域技术人员来说，显然可对本发明实施例进行各种修改和改动。因此应认为本发明实施例涵盖了所附权利要求范围内的修改和改动。还应理解，当某层被指为是在另一层或衬底“上”或“上方”时，该层可能是直接处在该另一层或衬底上，或者也可能出现中间层。

Claims (18)

1.一种半导体装置，包括：
内插件；
多个器件，堆叠于所述内插件上方；
贯穿电极，形成于所述多个器件的每个器件中，并构造成穿透相应的器件；
连接层，位于各个所述器件之间；以及
连接电极，形成所述连接层上，并构造成将形成于上部器件中的所述贯穿电极连接到形成于下部器件中的所述贯穿电极；
还包括：散热层，在堆叠且形成于所述内插件上的所述多个器件中，所述散热层形成在位于最下面的器件的下表面上并耦接到形成于所述下部器件中的所述贯穿电极。
2.根据权利要求1所述的半导体装置，其中形成于所述多个器件的每个器件中的所述贯穿电极连接到各个所述器件的接地电极。
3.根据权利要求1所述的半导体装置，其中所述散热层包括金属膜。
4.根据权利要求1所述的半导体装置，其中所述散热层包括散热器，所述散热器包括散热片和管至少其中之一。
5.根据权利要求1所述的半导体装置，其中所述贯穿电极包含W、Cu、Al、Ag、及Au的至少其中之一。
6.根据权利要求1所述的半导体装置，其中所述多个器件的每个器件包括CPU、SPRM、DRAM、闪存、逻辑LSI、功率IC、控制IC、模拟LSI、MMIC、CMOS RF-IC、传感器芯片、及MEMS芯片其中之一。
7.一种半导体装置的制造方法，包括：
形成多个器件，每个所述器件具有穿透该器件的贯穿电极；以及
将所述多个器件堆叠于内插件上方，其中将相邻堆叠的所述器件的贯穿电极耦接在一起；
还包括：在堆叠且形成于所述内插件上的所述多个器件中，在位于最下面的器件的下表面上，形成散热层。
8.根据权利要求7所述的半导体装置的制造方法，其中将所述多个器件堆叠于内插件上方包括：在各个所述器件之间形成连接层，且通过形成于所述连接层内的连接电极将形成于上部器件上的贯穿电极与形成于下部器件上的贯穿电极连接。
9.根据权利要求7所述的半导体装置的制造方法，其中将形成于各个所述器件中的贯穿电极连接到各个所述器件的接地电极。
10.根据权利要求7所述的半导体装置的制造方法，其中所述散热层包括金属膜。
11.根据权利要求7所述的半导体装置的制造方法，其中所述散热层包括散热器。
12.根据权利要求11所述的半导体装置的制造方法，其中所述散热器包括散热片和管。
13.根据权利要求12所述的半导体装置的制造方法，还包括：将冷却物质注入该管内。
14.根据权利要求7所述的半导体装置的制造方法，其中所述贯穿电极包含W、Cu、A1、Ag、及Au至少其中之一。
15.根据权利要求7所述的半导体装置的制造方法，其中所述多个器件的各个器件包含CPU、SPRM、DRAM、闪存、逻辑LSI、功率IC、控制IC、模拟LSI、MM IC、CMOS RF-IC、传感器芯片、及MEMS芯片至少其中之一。
16.一种半导体装置，包括：
内插件层；
第一器件，形成于所述内插件层上方，且所述第一器件的内部形成有第一贯穿电极，所述第一贯穿电极从第一器件的顶表面穿透第一器件至第一器件的底表面；
第二器件，形成于所述第一器件上方，且所述第二器件的内部形成有第二贯穿电极，所述第二贯穿电极从第二器件的顶表面穿透第二器件至第二器件的底表面；
散热层，形成于所述第一器件的下表面上；以及
连接电极，形成于所述第一器件与所述第二器件之间，并耦接到所述第一贯穿电极和所述第二贯穿电极。
17.根据权利要求16所述的半导体装置，其中所述散热层包含金属层、散热片、及管其中之一。
18.根据权利要求17所述的半导体装置，其中所述第一贯穿电极连接到所述第一器件的接地电极，而所述第二贯穿电极连接到所述第二器件的接地电极。
CNB2007101427894A 2006-08-23 2007-08-23 半导体装置及其制造方法 Expired - Fee Related CN100536131C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060080122A KR100807050B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법
KR1020060080122 2006-08-23

Publications (2)

Publication Number Publication Date
CN101131996A CN101131996A (zh) 2008-02-27
CN100536131C true CN100536131C (zh) 2009-09-02

Family

ID=39112607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101427894A Expired - Fee Related CN100536131C (zh) 2006-08-23 2007-08-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20080048335A1 (zh)
JP (1) JP2008053708A (zh)
KR (1) KR100807050B1 (zh)
CN (1) CN100536131C (zh)
DE (1) DE102007037654A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577688B2 (ja) * 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
JP4766143B2 (ja) 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
KR101011888B1 (ko) 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8748206B2 (en) * 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
JP2014054718A (ja) * 2012-09-14 2014-03-27 Seiko Epson Corp 電子装置
KR20160051310A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 센서 패키지 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250794A (ja) * 1990-02-28 1991-11-08 Chichibu Fuji:Kk 半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002176137A (ja) 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004179504A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2006165073A (ja) * 2004-12-03 2006-06-22 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP2006165320A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP4799157B2 (ja) * 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100737162B1 (ko) * 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
KR101465948B1 (ko) * 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법

Also Published As

Publication number Publication date
KR100807050B1 (ko) 2008-02-25
CN101131996A (zh) 2008-02-27
JP2008053708A (ja) 2008-03-06
US20080048335A1 (en) 2008-02-28
DE102007037654A1 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
CN102414815B (zh) 具有散热器的多管芯半导体封装
US8785289B2 (en) Integrated decoupling capacitor employing conductive through-substrate vias
CN106170858B (zh) 电容器结构
CN100536131C (zh) 半导体装置及其制造方法
US7800138B2 (en) Semiconductor device including thermally dissipating dummy pads
EP1926145A2 (en) Self-aligned through vias for chip stacking
CN101123249A (zh) 半导体装置及其制造方法
US11145637B2 (en) Semiconductor package including a substrate having two silicon layers formed on each other
CN111293100B (zh) 半导体元件及其制造方法
WO2005086216A1 (ja) 半導体素子及び半導体素子の製造方法
US11862618B2 (en) Semiconductor package
KR100855790B1 (ko) 마이크로전자 장치 및 이를 제조하는 방법
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
CN104795354A (zh) 一种芯片的集成方法
CN201336308Y (zh) 集成电路芯片结构
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
US8822336B2 (en) Through-silicon via forming method
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
CN104517959A (zh) 半导体结构及其形成方法
TWI751702B (zh) 半導體元件及其製造方法
CN102751172A (zh) 集成无源器件及其制作方法
US20230070532A1 (en) Semiconductor device, semiconductor package and method of manufacturing the same
US20230139612A1 (en) Semiconductor die, a semiconductor die stack, a semiconductor module, and methods of forming the semiconductor die and the semiconductor die stack
CN108063127A (zh) 芯片和功率晶体管
US20080157388A1 (en) Semiconductor Device and Fabricating Method Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20130823