CN100468679C - 半导体器件及半导体器件的制造方法和评估方法 - Google Patents

半导体器件及半导体器件的制造方法和评估方法 Download PDF

Info

Publication number
CN100468679C
CN100468679C CNB2006100847668A CN200610084766A CN100468679C CN 100468679 C CN100468679 C CN 100468679C CN B2006100847668 A CNB2006100847668 A CN B2006100847668A CN 200610084766 A CN200610084766 A CN 200610084766A CN 100468679 C CN100468679 C CN 100468679C
Authority
CN
China
Prior art keywords
grid
insulating film
semiconductor device
gate insulating
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100847668A
Other languages
English (en)
Other versions
CN1988123A (zh
Inventor
桥见一生
佐藤豪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1988123A publication Critical patent/CN1988123A/zh
Application granted granted Critical
Publication of CN100468679C publication Critical patent/CN100468679C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示一种在不损伤硅衬底的情况下稳定且准确地评估半导体器件栅极下方的杂质分布的方法。依照该评估方法，通过使由热解作用产生的热解氢与半导体器件接触，而在不去除栅极绝缘膜的情况下，去除由含硅材料制成的栅极，该半导体器件包括半导体衬底、栅极绝缘膜、栅极、源极以及漏极，其中，该栅极绝缘膜设置在该半导体衬底上，该栅极由含硅材料制成且设置在该栅极绝缘膜上，该源极和该漏极形成在该栅极两侧的半导体衬底上。此外，通过观测留在半导体衬底上的栅极绝缘膜的形状来评估栅极的加工形状，通过湿式工艺去除留在半导体衬底上的栅极绝缘膜，以及测量和评估栅极下方的杂质分布。

Description

半导体器件及半导体器件的制造方法和评估方法
技术领域
本发明通常涉及一种半导体器件及其制造方法，尤其涉及一种评估栅极下方硅有源区的杂质分布的方法，以及适于评估上述杂质分布的半导体器件及其制造方法。
背景技术
随着“遍在信息时代(ubiquitous era)”的来临，要求信息装置进一步小型化、可提供更高的性能，以及以更低的功率运行。用于如服务器、家庭数字电子设备、移动电话的LSI(大规模集成电路)的详细规则(设计规则)正在发展之中。“45纳米代(45nm-generation)”晶体管的开发不断取得进展，其中栅极线宽小于40纳米。为了使包含大量具有这些详细规则的晶体管的LSI能够稳定运行，统一每个晶体管的性能十分重要，从而可减少性能差异的晶体管制造方法变得很重要。
如果通过蚀刻构造的晶体管栅极的形状有较大差异，则晶体管的工作特性差异也会较大。因此，为了确定晶体管性能改变的原因，在制造期间，广泛使用通过电子显微镜评估经蚀刻之后栅极的加工形状(栅极LER，栅极线边缘粗糙度)的方法。
然而，通过电子显微镜观测的栅极加工形状的改变，不一定与晶体管性能的改变相同。也就是说，即使栅极加工形状的改变程度与晶体管性能的改变程度相同，不同晶体管的性能改变也可能不同。这是因为沟道区与源-漏扩散层的延伸区之间的边界处杂质分布改变，其中该延伸区延伸到栅极下方的硅有源区。
因此，容易想到通过去除栅极，使用扫描隧道显微镜(STM)直接测量和评估有源区中的杂质分布。
图1显示将传统的蚀刻方法应用于去除栅极以目视检查杂质分布的实例。在图1左侧的(a)中，侧壁绝缘膜106形成在多晶硅栅极105的侧壁上，该多晶硅栅极105经由栅极绝缘膜(栅极氧化膜)104形成在硅衬底101上。此外，源极102和漏极102形成在硅衬底101上，在源极102和漏极102之间具有沟道103。如上所述，伸出到位于栅极105正下方的硅有源区的源极和漏极102的延伸重叠距离(D)，是评估晶体管特性的重要参数之一。为了获得延伸重叠距离(D)，需要测量和评估杂质分布。
通常，通过KOH、氢氟酸-硝酸(HF-HNO3)、有机碱等进行湿蚀刻，以去除由多晶硅制成的栅极105，而且采用多晶硅与栅极绝缘膜的蚀刻选择性。然而，由于混合比率和工艺温度的精确调整比较困难，因此如图1右侧的(b)所示，常去除栅极绝缘膜104及其下方的有源区。也就是说，在硅衬底中产生损伤区108，从而不可能准确地测量杂质分布。
在小于0.13μm技术的情况下，由于MOSFET(金属-氧化物-半导体场效应晶体管)的栅极严重损坏而导致性能下降。人们尝试将金属用作栅极。在此情况下，难以通过与传统的多晶硅栅极相同的技术制造MOSFET。因此，广泛使用称为替换栅(replacement gate)或镶嵌栅(damascene gate)的技术。依照替换栅的方法，典型的制造工艺如下：使用虚设(dummy)多晶硅形成源极和漏极；覆盖绝缘层；用CMP(化学-机械抛光)方法露出栅极表面；选择蚀刻虚设栅极；然后形成栅极绝缘膜和金属栅极。
在上述制造工艺(替换栅)中，由于选择去除虚设栅极时栅极绝缘膜也被去除，因此同样产生严重损伤沟道层的问题。如上所述，使用传统的湿式工艺难以获得令人满意的蚀刻选择性，而且经常损伤硅衬底。虽然已经尝试使用三层Poly/SiN/SiO2构成虚设栅极来解决此问题，但增加了制造步骤数目，而这不符合需要。
此外，为了解决此问题，提出了仅去除由多晶硅制成的栅极105而不溶解栅极绝缘膜104的另一种方法，其中，采用了TMAH(四甲基氢氧化铵)溶液，且优化了TMAH工艺条件(例如，非专利参考文献1)。
[非专利参考文献1]H.Fukutomo等著，“直接评估低于50纳米的N-MOSFET中栅极线粗糙度对延伸轮廓的影响(Direct evaluation of Gate LineRoughness Impact on Extension Profiles in Sub-50nm N-MOSFETs)”，国际电子器件大会(IEDM)技术研讨，第433-436页，2004年12月。
[发明的描述]
[发明解决的问题]
即使可优化仅去除多晶硅栅极105而留下栅极绝缘膜104的TMAH工艺，但条件的优化以及蚀刻选择性的控制仍然是困难的，而且不能确定是否只有栅极绝缘膜104被保留。由于显然栅极绝缘膜的厚度变得越来越小，因此需要一种能确实保留栅极绝缘膜的栅极去除方法。
发明内容
因此，本发明提供一种半导体器件的评估方法，其中在不损伤硅衬底的情况下，稳定地进行栅极下方硅有源区中的杂质分布的准确评估，该方法基本上消除了一个或多个由现有技术的局限和不足所引起的问题。
此外，本发明提供一种有效地制造半导体器件的方法，该制造方法基于栅极下方硅有源区中的杂质分布的评估结果，减少了半导体器件在运行中的差异。
此外，本发明提供一种包括上述半导体器件的半导体晶片(wafer)。
在下面的说明中将阐述本发明实施例的特征，上述特征的一部分可从说明和附图中清楚获知，或者可根据说明书中提供的启示，通过实施本发明而了解。本发明实施例所提供的问题解决方案，是通过半导体器件、其制造方法及评估方法来实现和获得，该评估方法在说明书中以完整、清楚、简明以及准确的方式特别指出，从而使本领域的技术人员能够实施本发明。
为了获得这些解决方案并依据本发明的一个方案，如同在此具体实施和广泛描述的，本发明的实施例提供一种半导体器件、其制造方法及评估方法，具体如下。
[解决问题的技术手段]
本发明的较佳实施例提供了一种栅极去除方法，其中在栅极绝缘膜和栅极之间能够获得高蚀刻选择性。
具体地，使用热解氢去除栅极；通过这种方式，即使栅极位于厚度为几纳米或更薄的栅极绝缘膜上，也只有栅极被去除。在观测留下的栅极绝缘膜的形状或侧壁绝缘膜的形状之后，通过使用稀释的氢氟酸去除栅极绝缘膜。通过这种方式，在不损伤有源区的情况下，能够准确测量和评估杂质分布。此外，能够获得栅极的加工形状与栅极下方硅有源区中的杂质分布之间的相关性。
例如，使氢分子与加热至1800℃的高熔点金属催化剂相接触而产生热解氢。
本发明的一个方案提供一种半导体器件的评估方法。半导体器件包括半导体衬底、栅极绝缘膜、栅极、源极以及漏极，其中，该栅极绝缘膜设置在该半导体衬底上，该栅极由含硅材料制成且设置在该栅极绝缘膜之上，该源极和该漏极形成在半导体衬底上并将栅极夹在中间。该评估方法包括如下步骤：
(a)通过使半导体器件与热解氢相接触，在不去除栅极绝缘膜的情况下去除栅极；以及
(b)通过观测留在半导体衬底上的栅极绝缘膜的形状或通过观测侧壁绝缘膜的形状，评估在上述(a)步骤中加工的栅极的形状。
优选地，半导体器件的评估方法还包括如下步骤：
(c)通过湿式工艺去除留在半导体衬底上的栅极绝缘膜，以及
(d)测量和评估栅极下方硅有源区中的杂质分布。
在此，可增加评估杂质分布和栅极的加工形状之间相关性的步骤。
本发明的另一个方案提供一种半导体器件的制造方法。该制造方法包括如下步骤：
(a)在半导体衬底的器件区中形成半导体器件，同时在半导体衬底的监测区中形成监测半导体器件，该监测半导体器件包括栅极、源极以及漏极，该栅极由含硅材料组成且经由栅极绝缘膜设置在半导体衬底上，该源极和该漏极形成在栅极相对侧的半导体衬底上；
(b)通过使用热解氢，在不去除栅极绝缘膜的情况下，去除监测区中监测半导体器件的栅极；
(c)通过湿式工艺去除栅极绝缘膜，并测量栅极下方硅有源区中的杂质分布；以及
(d)将测量结果反馈给半导体制造工艺。
例如，如果杂质分布的测量结果不符合预定条件，则调整栅极的工艺条件。
如果杂质分布的测量结果符合预定条件，则继续进行半导体制造工艺，并且按原样完成半导体晶片。
[发明的效果]
在不损伤硅有源区的情况下，能够评估有源区的杂质分布和栅极的蚀刻加工形状之间的相关性。
基于评估结果，能够减少上述制造的半导体器件的差异。此外，能够提高生产效率，有效地利用制造中的半导体晶片。
附图说明
图1为解释传统问题的剖面图；
图2为解释本发明原理的剖面图；
图3为显示依照本发明第一实施例的半导体器件制造工艺(No.1)的剖面图；
图4A为显示依照本发明第一实施例的半导体器件制造工艺(No.2)的剖面图；
图4B为显示如图4A的(d)所示在去除栅极绝缘膜之后露出的硅有源区的杂质分布测量结果的平面图；
图5为显示依照本发明第一实施例的半导体器件制造工艺(No.3)的剖面图；
图6为显示依照本发明第一实施例的半导体器件制造工艺(No.4)的剖面图；
图7为依照本发明第一实施例的半导体器件评估方法的流程图；
图8为显示依照本发明第二实施例的半导体器件制造工艺(No.1)的剖面图；
图9为显示依照本发明第二实施例的半导体器件制造工艺(No.2)的剖面图；
图10为显示依照本发明第二实施例的半导体器件制造工艺(No.3)的剖面图；以及
图11为显示将本发明应用于LDMOS(横向双扩散MOSFET)的实例的剖面图。
具体实施方式
下面将参照附图描述本发明的实施例。
参照图2描述本发明的栅极去除方法的原理，其中本发明的方法应用于图1所示的传统去除工艺。
如图1的(a)所示，侧壁绝缘膜106覆盖位于栅极绝缘膜104上的栅极105的侧壁，而且位于栅极105正下方的沟道103夹在源电极和漏电极102之间。例如用稀释的氢氟酸去除形成在晶片表面上的自然氧化膜，然后，将晶片放入处理腔，以及通过热解氢(pyrolysis hydrogen)蚀刻去除由多晶硅制成的栅极。处理腔例如包含加热至大约1800℃的钨催化剂，并且在1.33Pa的压强和420℃的温度下引入氢气。氢气与加热的催化剂接触，且热解为氢原子，其被称为“热解氢”。热解氢以高蚀刻选择性与多晶硅栅极以及侧壁绝缘膜106外侧的硅衬底101反应，而保留薄栅极绝缘膜104，仅去除栅极。在此，虽然用多晶硅作为栅极材料，但是此技术适用于由如多晶硅锗等其它含硅材料制成的栅极。
在图3至图6中示出了依照本发明第一实施例的半导体器件的制造工艺，其中示出实际半导体器件的制造和评估实例，对该实例应用了参照图2描述的原理。虽然该实施例采用p型MOS晶体管进行描述，但对于n型MOS晶体管能获得相同的效果。
如图3的(a)所示，用于测量硅有源区杂质分布的监测区设置在半导体晶片的预定区域中。对于每个芯片或每次曝光(shot)均可设置监测区。此外，在芯片的预定部分中可制备监测区。而且，两个或多个监测区可设置在用于划分芯片的划片区。在任何情况下，监测区的栅极绝缘膜和栅极均与器件区中的晶体管同时形成。在此，监测区可通过分隔区(图3中未示出)与器件区分隔开。
具体地，器件分隔区(图中未示出)形成在p型硅衬底11的预定区域中，其中硅衬底11的平面方向是(100)。接下来，通过在加速能量大于300KeV且剂量为1E13/cm2(1×1013/cm2)的条件下、将如磷(P)等n型杂质离子注入到硅衬底11中，而在p型MOS晶体管形成区中形成n阱(图中未示出)。然后，热氧化硅衬底11的表面，从而在整个表面上形成所需厚度为5.0nm或更小的栅极绝缘膜14。此外，虽然栅极绝缘膜14通常由氧化硅制成，但必要时可加入氮。通过CVD(化学气相沉积)方法，在栅极绝缘膜14上生长厚度介于100和300nm之间的多晶硅膜，该多晶硅膜被蚀刻成预定的形状，而形成栅极15。然后，通过在加速度能量介于0.2和1.0KeV之间且剂量介于1E14/cm2和2E15/cm2(1×1014/cm2和2×1015/cm2)之间的条件下、用栅极15作为掩模，将作为p型杂质的硼(B)离子注入到硅衬底11中，而形成延伸扩散层(延伸区域)12a。通过等离子体CVD方法，在整个表面上形成作为侧壁绝缘层的SiO2层，并通过回蚀刻形成侧壁绝缘膜16。此外，侧壁绝缘层可为氮化硅层。通过以侧壁绝缘膜16作为掩模，进行作为p型杂质的硼(B)的离子注入，而形成高浓度扩散层12b，从而在硅衬底11中形成连接至源极和漏极的杂质层12。然后，用层间绝缘膜19(例如氧化硅膜)覆盖整个表面。
接下来，如图3的(b)所示，去除监测区中的层间绝缘膜19和侧壁绝缘膜16，而且在孔21中露出监测区的栅极15。为了去除层间绝缘膜19和侧壁绝缘膜16，例如使用C4F6进行干蚀刻。在此，侧壁绝缘膜16不一定被去除，而可能整个或部分保留。
接下来，如图4A的(c)所示，在例如通过稀释的氢氟酸去除形成在晶片表面上的自然氧化膜后，将氢(H2)气引入到包含加热至1800℃的钨丝的处理腔内，而产生热解氢，并且通过热解氢去除监测区的多晶硅栅极15。虽然此时露出的硅衬底11表面也可能被去除，但由于其被蚀刻成锥形而没有产生底切(undercut)，从而形成剖面形状看起来像字母“W”的孔22。因此，减少了对栅极下方的硅有源区的损伤。此外，当使用热解氢时，多晶硅与位于栅极下方的栅极绝缘膜14的蚀刻选择率几乎变为无穷大。因此，只去除栅极，而以高可靠性保留仍然完好的栅极绝缘膜14，而且在栅极正下方延伸的延伸重叠区域中硅有源区的杂质分布能够保持完好。
在此阶段，使用电子显微镜能够随意地直接观测露出的栅极绝缘膜14的形状且将其拍成照片。由于栅极绝缘膜14的形状相应于栅极15底部的形状，因此最恰当地反映栅极的加工形状(processed form)。观测侧壁绝缘膜16的形状也是为了这个目的。
在此阶段，也能检查在栅极绝缘膜14中出现的针孔。这是因为如果有针孔，则当栅极绝缘膜14暴露于热解氢中时下面的衬底会被蚀刻，而针孔实际存在。
接下来，如图4A的(d)所示，通过使用氢氟酸的湿式工艺去除栅极绝缘膜14。然后，使用扫描隧道显微镜(STM)，测量和评估栅极下方硅有源区中的杂质分布。图4B显示测量的杂质分布。在栅极下方的硅有源区中，在朝向栅极边缘的方向，即与沟道区分开的方向，杂质浓度越来越高。在此阶段，能够准确测量栅极下方的杂质分布和伸出到栅极下方的硅有源区的延伸重叠距离(D)。
此外，在此阶段，如果在栅极绝缘膜14中存在针孔，则可以检查出来。这是因为如果有针孔，则当栅极绝缘膜14暴露于热解氢时，硅衬底被蚀刻，而在硅有源区中形成凹坑。
测量的杂质浓度和/或延伸重叠距离(D)是与在前一步骤中观测的栅极的蚀刻加工形状(栅极线边缘粗糙度)相关联的，而且能够评估杂质分布和栅极加工形状之间实际的相关性。此外，能够评估栅极绝缘膜中是否有针孔。在测量和评估的结果满足预定标准的情况下，继续相关晶片的半导体制造工艺。
也就是说，如图5的(e)所示，在器件区中，经由绝缘膜19形成达到晶体管的源/漏极12的接触孔23，并且去除用于形成接触孔的掩模(图中未示出)。
接下来，如图5的(f)所示，接触孔23和监测区的孔21的内部经由粘合剂膜(图中未示出)用如多晶硅等硅系材料或如钨等金属材料填满，并将表面平坦化，而形成接触塞25和虚设接触塞26。
接下来，如图6的(g)所示，形成连接至接触塞25的上层布线28，沉积层间绝缘膜27，如果需要可形成上层插塞和布线，从而半导体器件的制作完成。虽然形状像字母“W”的虚设插塞埋置于完成晶片的监测区，但其不与任何地方连接，而且不影响半导体器件的工作。
图7是依照本发明第一实施例的半导体器件的评估方法的流程图。首先，在硅衬底上的器件区和监测区中形成具有多晶硅栅极的晶体管(S101)。沉积覆盖硅衬底和晶体管整个表面的层间绝缘膜(S102)。去除监测区的层间绝缘膜，而露出用于测量和评估的整个栅极(S103)。通过热解氢仅去除露出的栅极。然后，通过电子显微镜观测留下的栅极绝缘膜的加工形状(S104)。
接下来，通过使用氢氟酸的湿式工艺去除栅极绝缘膜(S105)，使用扫描隧道显微镜，测量和评估栅极下方硅有源区中的杂质分布(S106)。此外，可实施栅极绝缘膜的针孔检查。当评估结果符合预定条件时(例如，当浓度分布的变化在预定限值内时)，继续制造工艺。也就是说，形成达到源/漏极的接触孔(S107)，在该接触孔的内部埋置金属材料，以及在器件区的层间绝缘膜中形成接触塞(S108)。经过其它必要的制造步骤，晶片的制造完成(S109)。
在杂质分布的测量和评估结果不符合预定条件的情况下，将该测量结果反馈到接下来的产品制造工艺(S110)。例如，当评估结果稍微偏离预定条件时，扩大栅极蚀刻条件的裕度；以及当评估结果远离预定条件时，确定原因并采取对策，例如，重新检查影响杂质分布的栅极蚀刻条件、杂质注入条件、热处理条件，从而使硅有源区的杂质分布可以返回到预定的分布。用这种方法，能使最终产品的电特性变化落入容限内。此外，通过收集蚀刻加工形状和实际杂质分布之间相关性的数据，能够基于相关性数据预测晶体管的性能。此外，由于在实际晶片的制造工艺中进行的测量和评估不影响器件区，因此提高了生产效率。
图8至图10显示依照本发明第二实施例的半导体器件的制造工艺，其中栅极的加工形状和杂质分布测量应用于制造镶嵌栅。
首先，如图8的(a)所示，在半导体晶片的上方形成绝缘薄膜，然后形成多晶硅膜。这些薄膜被蚀刻成预定的形状，并且经由虚设栅极绝缘膜34，在器件区和监测区内形成虚设栅极35。以虚设栅极35作为掩模形成轻掺杂漏极(LDD)12a，以侧壁绝缘膜16作为掩模形成高浓度扩散层12b，从而形成连接至源/漏极的杂质扩散层12。然后，用层间绝缘膜(氧化硅膜)19覆盖整个表面。
接下来，如图8的(b)所示，通过化学机械抛光(CMP)处理(ground)层间绝缘膜19，直到露出虚设栅极35的表面。
接下来，如图9的(c)所示，去除监测区的层间绝缘膜19和侧壁绝缘膜16，且在孔41中露出整个虚设栅极35。此时，也露出器件区中的虚设栅极35表面。
接下来，如图9的(d)所示，使氢气与加热的催化剂(例如钨)接触，然后产生热解氢，而去除器件区和监测区的虚设栅极35。由此，在器件区的侧壁绝缘膜16之间形成孔43。此外，监测区的孔41底部被蚀刻成字母“W”的形状，而且在栅极绝缘膜34的两侧形成锥形槽42。通过热解氢的高选择率，虚设栅极绝缘膜34留在器件区和监测区中，而没被蚀刻。使用电子显微镜目视检查和/或拍摄在监测区的孔41中露出的虚设栅极绝缘膜34的加工形状。
接下来，如图10的(e)所示，通过使用氢氟酸的湿法工艺，去除器件区和监测区的虚设栅极绝缘膜34，通过扫描隧道显微镜，测量和评估监测区的孔41中位于栅极正下方的测量区45的杂质分布。当评估结果符合预定条件时，通过下列步骤形成镶嵌栅。
也就是说，如图10的(f)所示，由例如SiO2、SiON、SiN、Ta2O5、HfO2以及A12O3等材料形成绝缘层。作为薄膜的绝缘层用作器件区的孔43底部的镶嵌栅极绝缘膜54a，并用作监测区的孔41中的虚设栅极绝缘膜54b。去除绝缘层的多余部分。此外，在整个表面上沉积如铝、钨(W)和钼(Mo)等金属材料。由此，在器件区的孔43中形成金属栅极55a，以及在监测区的孔41中形成虚设栅极55b。然后，经过如形成层间绝缘膜、形成接触塞以及形成上层布线等必要的工艺，完成半导体器件。
如上所述，本发明也适用于镶嵌栅的制造工艺，其中在不损伤沟道区的情况下，可以准确测量栅极下方硅有源区中的杂质分布。此外，通过具有高可控制性的干式工艺，能形成替换栅(镶嵌栅)。在此，虽然描述了使用多晶硅作为栅极的实施例，但是也能使用如多晶硅锗等其它含硅材料。
图11显示另一实施例，其中将本发明应用到LDMOS(横向双扩散MOSFET)。LDMOS常用作驱动输出，如功率放大器。在LDMOS中，通过两个扩散步骤使每个电极横向扩散。由于源极和漏极设置在衬底的同一表面上，因此LDMOS能够包含在集成电路中。
在图11的(a)中，显示n沟道有源间隙(active gap)LDMOS(LDMOS1)。在漏极72d和栅极边缘之间存在间隙，并且围绕n+漏极72d的n型阱用作漂移区(drift region)。用作沟道区(反型层形成区)的p型本体71与源极和栅极边缘之一自对准。在图11的(b)中，显示n沟道场间隙(field gap)LDMOS(LDMOS2)。栅极75的一部分覆盖厚场氧化膜73。
在n沟道LDMOS中，用作沟道区的p型本体71与栅极边缘的重叠长度的控制，对于工作特性而言很重要。本发明适用于确定p型本体71的浓度轮廓。
也就是说，类似于器件区，在监测区中形成LDMOS，通过热解氢仅去除监测区的栅极75，而且观测极绝缘膜74的形状。此后，通过使用氢氟酸的湿蚀刻去除极绝缘膜74，并通过扫描隧道显微镜测量栅极下方的p型本体71的杂质分布轮廓。测量结果能反映以下晶片的栅极处理条件、p型本体形成条件等。
如上所述，依据本发明，在不损伤硅有源区的情况下，充分精确地评估栅极下方硅有源区的杂质分布与栅极的蚀刻形状之间的相关性，以及能够预测晶体管的性能。
此外，由于评估之后能继续进行制造工艺而制成产品，因此保持了较高的生产效率。在此，虽然以上描述了使用多晶硅作为栅极材料的实施例，但也可以使用如多晶硅锗等其它含硅材料，且上述的技术仍然是适用的。
此外，本发明不局限于这些实施例，而且在没有脱离本发明范围的情况下，可进行改变和修改。
本申请基于在2005年12月19日提交日本专利局的在先日本申请No.2005-365074，在此通过参考援引该申请的全部内容。

Claims (14)

1.一种半导体器件的评估方法，该半导体器件包括半导体衬底、栅极绝缘膜、栅极、源极以及漏极，其中，该栅极绝缘膜设置在该半导体衬底上，该栅极由含硅材料制成且设置在该栅极绝缘膜上，该源极和该漏极形成在该栅极两侧的半导体衬底上，该评估方法包括如下步骤：
去除步骤：通过将热解作用产生的热解氢应用至该半导体器件，在不去除栅极绝缘膜的情况下去除栅极；以及
评估步骤：通过观测留在该半导体衬底上的栅极绝缘膜和侧壁绝缘膜之一的形状，评估栅极的加工形状。
2.根据权利要求1所述的半导体器件的评估方法，还包括如下步骤：
通过湿式工艺去除留在该半导体衬底上的栅极绝缘膜；以及
测量和评估去除栅极绝缘膜之后露出的硅有源区中的杂质分布。
3.根据权利要求2所述的半导体器件的评估方法，还包括如下步骤：
评估杂质分布和栅极加工形状之间的相关性。
4.根据权利要求1所述的半导体器件的评估方法，其中：
所述评估步骤包括检查留在该半导体衬底上的栅极绝缘膜的针孔。
5.根据权利要求1所述的半导体器件的评估方法，其中：
通过将氢气提供给加热至1800℃的金属催化剂而产生热解氢。
6.一种半导体器件的制造方法，包括如下步骤：
在半导体衬底的器件区中形成半导体器件，同时在半导体衬底的监测区中形成监测半导体器件，该监测半导体器件包括栅极、源极以及漏极，其中，该栅极由含硅材料制成且设置在栅极绝缘膜上，该源极和漏极形成在该栅极相对侧的半导体衬底上；
通过将热解作用产生的热解氢应用到监测区中的监测半导体器件，在不去除栅极绝缘膜的情况下去除栅极；以及
通过湿式工艺去除栅极绝缘膜，而且测量去除栅极绝缘膜之后露出的硅有源区的杂质分布；以及
将测量结果反馈到半导体制造工艺。
7.根据权利要求6所述的半导体器件的制造方法，还包括如下步骤：
在测量结果不符合预定条件的情况下，调整栅极处理条件、杂质注入条件以及杂质扩散的热处理条件至少其中之一。
8.根据权利要求6所述的半导体器件的制造方法，还包括：
在测量结果符合预定条件的情况下，继续进行半导体衬底的半导体制造工艺，以制成半导体晶片。
9.根据权利要求6所述的半导体器件的制造方法，其中：
在该半导体衬底的芯片区和划分芯片的划片区之一中设置监测区。
10.根据权利要求6所述的半导体器件的制造方法，其中：
由含硅材料制成的栅极为用于镶嵌栅的虚设栅极和横向双扩散金属-氧化物-半导体场效应晶体管的栅极之一。
11.根据权利要求6所述的半导体器件的制造方法，其中：
通过将氢气与加热至1800℃的金属催化剂接触而产生热解氢。
12.一种半导体晶片，包括：
虚设金属填充区，设置在半导体衬底的槽中，所述槽设置在配置于该半导体衬底上的预定部分的监测区中；其中：
该虚设金属填充区的截面形状像字母“W”，且该虚设金属填充区不与任何其它元件电连接。
13.根据权利要求12所述的半导体晶片，其中：
该虚设金属填充区为虚设接触塞和虚设金属栅极之一。
14.根据权利要求12所述的半导体晶片，其中：
虚设填充区设置在芯片区和划分芯片的划片区之一中。
CNB2006100847668A 2005-12-19 2006-05-17 半导体器件及半导体器件的制造方法和评估方法 Expired - Fee Related CN100468679C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005365074 2005-12-19
JP2005365074A JP4769568B2 (ja) 2005-12-19 2005-12-19 半導体装置の製造方法、及び半導体装置の評価方法

Publications (2)

Publication Number Publication Date
CN1988123A CN1988123A (zh) 2007-06-27
CN100468679C true CN100468679C (zh) 2009-03-11

Family

ID=38172471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100847668A Expired - Fee Related CN100468679C (zh) 2005-12-19 2006-05-17 半导体器件及半导体器件的制造方法和评估方法

Country Status (5)

Country Link
US (3) US7691649B2 (zh)
JP (1) JP4769568B2 (zh)
KR (1) KR100740159B1 (zh)
CN (1) CN100468679C (zh)
TW (1) TWI321340B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264374B2 (ja) * 2008-09-02 2013-08-14 東京エレクトロン株式会社 パターン形状検査方法及び半導体装置の製造方法
KR101531883B1 (ko) * 2008-12-31 2015-06-26 주식회사 동부하이텍 수평형 디모스 트랜지스터
US8288821B2 (en) * 2009-03-13 2012-10-16 International Business Machines Corporation SOI (silicon on insulator) substrate improvements
US9543406B2 (en) * 2010-11-30 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for overlay marks
CN102543699B (zh) * 2010-12-23 2014-04-02 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102543702B (zh) * 2010-12-23 2014-05-07 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN106298912B (zh) * 2015-05-15 2020-06-30 联华电子股份有限公司 半导体结构及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102819A (ja) 1989-09-18 1991-04-30 Nissan Motor Co Ltd 半導体装置の製造方法
JPH03280532A (ja) 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3132582B2 (ja) 1991-07-12 2001-02-05 日本電気株式会社 半導体装置
JPH07211757A (ja) * 1994-01-25 1995-08-11 Matsushita Electron Corp 不純物濃度測定方法
JPH0837218A (ja) 1994-07-25 1996-02-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US5981967A (en) * 1996-12-17 1999-11-09 Texas Instruments Incorporated Method and apparatus for isolating defects in an integrated circuit near field scanning photon emission microscopy
JPH10261683A (ja) * 1997-03-18 1998-09-29 Fujitsu Ltd 半導体装置の製造方法
JP3806533B2 (ja) * 1999-02-05 2006-08-09 三洋電機株式会社 半導体装置の不良解析方法
US6306755B1 (en) * 1999-05-14 2001-10-23 Koninklijke Philips Electronics N.V. (Kpenv) Method for endpoint detection during dry etch of submicron features in a semiconductor device
JP3732979B2 (ja) * 1999-08-30 2006-01-11 三洋電機株式会社 半導体装置の不良解析方法
JP2001077195A (ja) 1999-09-07 2001-03-23 Sony Corp 半導体装置
US6509197B1 (en) * 1999-12-14 2003-01-21 Kla-Tencor Corporation Inspectable buried test structures and methods for inspecting the same
JP4578705B2 (ja) * 2000-03-10 2010-11-10 富士通セミコンダクター株式会社 不純物濃度測定方法
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
WO2004053928A2 (en) * 2002-12-10 2004-06-24 International Business Machines Corporation Methods of measuring integrated circuit structure and preparation thereof
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004260003A (ja) 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置及びその製造方法
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
KR100591149B1 (ko) * 2003-12-27 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 결함 검사 방법
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JP2007173312A (ja) 2007-07-05
TW200725746A (en) 2007-07-01
CN1988123A (zh) 2007-06-27
US20070138561A1 (en) 2007-06-21
KR20070065191A (ko) 2007-06-22
TWI321340B (en) 2010-03-01
KR100740159B1 (ko) 2007-07-18
US20100065947A1 (en) 2010-03-18
US8163572B2 (en) 2012-04-24
US20120181671A1 (en) 2012-07-19
US8592951B2 (en) 2013-11-26
US7691649B2 (en) 2010-04-06
JP4769568B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
CN101208786B (zh) 具有改进的尖端轮廓的晶体管及其制造方法
CN100468679C (zh) 半导体器件及半导体器件的制造方法和评估方法
US7462545B2 (en) Semicondutor device and manufacturing method thereof
US7605045B2 (en) Field effect transistors and methods for fabricating the same
JP4065985B2 (ja) 半導体素子の形成方法
JP2010157588A (ja) 半導体装置及びその製造方法
TWI722509B (zh) 測試結構、半導體裝置以及用於在該半導體結構中獲取製造資訊的方法
US20050026342A1 (en) Semiconductor device having improved short channel effects, and method of forming thereof
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
US9929250B1 (en) Semiconductor device including optimized gate stack profile
JP4848947B2 (ja) 半導体基板の評価方法および半導体基板評価用素子
US6987038B2 (en) Method for fabricating MOS field effect transistor
KR100566309B1 (ko) 대머신 게이트형 모스 트랜지스터 제조방법
JP3764452B2 (ja) 半導体装置の製造方法
US7348282B2 (en) Forming method of gate insulating layer and nitrogen density measuring method thereof
KR100445061B1 (ko) 반도체 소자의 제조방법
US8507378B2 (en) Method and structure for self aligned contact for integrated circuits
JP4764988B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP5333483B2 (ja) 半導体ウェーハ、及びその製造方法
CN107946172B (zh) 一种先进制作工艺控制方法
KR100876804B1 (ko) 반도체 소자의 제조방법
KR100876834B1 (ko) 반도체 소자의 제조방법
JP3055614B2 (ja) 半導体装置の製造方法及び該方法により製造された半導体装置
CN114121668A (zh) FinFET的制造方法
TW434787B (en) Integrating the high-voltage device and low-voltage device by using trench isolation structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20170517

CF01 Termination of patent right due to non-payment of annual fee