CN100445975C - 数据传输控制装置、图像处理装置和数据传输控制方法 - Google Patents

数据传输控制装置、图像处理装置和数据传输控制方法 Download PDF

Info

Publication number
CN100445975C
CN100445975C CNB2006100094733A CN200610009473A CN100445975C CN 100445975 C CN100445975 C CN 100445975C CN B2006100094733 A CNB2006100094733 A CN B2006100094733A CN 200610009473 A CN200610009473 A CN 200610009473A CN 100445975 C CN100445975 C CN 100445975C
Authority
CN
China
Prior art keywords
impact damper
buffer
state
data transfer
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100094733A
Other languages
English (en)
Other versions
CN1825295A (zh
Inventor
上田显一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1825295A publication Critical patent/CN1825295A/zh
Application granted granted Critical
Publication of CN100445975C publication Critical patent/CN100445975C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

提供一种快速且顺次传输大容量数据的数据传输控制装置。在把3个缓冲器用作WR(写入)缓冲器、中间缓冲器、RD(读出)缓冲器的结构中，使用保持各个缓冲器是否存储了有效(未参考)的数据的判断用标志，切换各个缓冲器，以便顺次发送数据。缓冲器控制装置在(A)WR缓冲器有效标志(33)为ON、中间缓冲器有效标志(34)和RD缓冲器有效标志(35)为OFF状态时，进行WR-RD之间的切换，在(B)WR缓冲器有效标志(33)和RD缓冲器有效标志(35)为ON、中间缓冲器有效标志(34)为OFF状态时，进行WR-中间之间的切换，在(C)中间缓冲器有效标志(34)为ON、RD缓冲器有效标志(35)为OFF状态时，进行中间-RD之间的切换。

Description

数据传输控制装置、图像处理装置和数据传输控制方法
技术领域
本发明涉及一种数据传输控制装置、图像处理装置和数据传输控制方法，特别涉及具有多个缓冲器的数据传输控制装置、图像处理装置及其数据传输控制方法。
背景技术
以往已经公知具有三缓冲器结构的数据传输控制装置，例如专利文献1介绍了一种可以优先参考写入了最新数据的缓冲器的数据缓冲器装置。图10是表示专利文献1记载的数据缓冲器装置的结构的图，使3个物理缓冲器222、224、226按照存储在缓冲器信息寄存器中的信息，作为写入缓冲器、读出缓冲器、存储缓冲器中的任一个缓冲器起作用。
图11是表示专利文献1的缓冲器切换算法的流程图。缓冲器切换请求寄存器214内的标志在基于数据提供部100的写入完成时被设定为1，缓冲器切换禁止寄存器216内的标志在数据参考部110进行读出的过程中被设定为1。在产生缓冲器切换请求时，确认缓冲器切换禁止寄存器216内的标志(步骤S12)，如果缓冲器切换禁止寄存器216内的标志为0，则不用作读出缓冲器，所以进行交换读出缓冲器和写入了最新数据的写入缓冲器的处理(步骤S14)。
另一方面，在上述步骤S12中，如果缓冲器切换禁止寄存器216内的标志为1，则被用作读出缓冲器，所以交换存储缓冲器和写入缓冲器，表示存储缓冲器中输入了比当前的读出缓冲器更新的数据的存储缓冲器有效标志215被设定为1(步骤S16)。
并且，在上述步骤S10中，在缓冲器切换禁止寄存器216内的标志变为0时，由于数据参考部110读出结束，所以如果存储缓冲器有效标志215为1并在存储缓冲器中输入了数据，则切换读出缓冲器和存储缓冲器(步骤S20)，如果存储缓冲器有效标志215为0且没有输入数据，由于当前的读出缓冲器是最新的，所以不进行缓冲器的切换(转入步骤S10)。
专利文献1特开2001-282650号公报
可是，在考虑到动态图像的实时传输和向大容量存储设备的数据传输时，期望在能够实现快速化、且资源利用效率良好的三缓存结构中实现可以程序化地传输数据的传输方式。
关于这一点，专利文献1的数据缓冲器装置虽然可以向参考部110提供最新数据，但其是以废弃非最新数据为前提的。例如，根据上述的缓冲器切换算法，在写入了最新数据的时刻，缓冲器切换请求寄存器214被设定为1，即使读出缓冲器中有未参考的数据，为了使最新数据优先，进行写入缓冲器和读出缓冲器的切换(图11的步骤S10→S12→S14)。因此，产生存储缓冲器的数据尚未参考即被废弃或覆盖的情况。同样，在写入了最新数据的时刻，即使正在读出读出缓冲器，不管存储缓冲器中有无未参考的数据，即进行存储缓冲器和写入缓冲器的切换(图11的步骤S10→S12→S16)。
发明内容
根据本发明的第1观点，提供一种数据传输控制装置，具有：至少可以划分为3个缓冲器的物理缓冲器；缓冲器控制装置；和按照来自所述缓冲器控制装置的指令从所述各个缓冲器选择读出和写入对象的缓冲器的选择器，该数据传输控制装置从数据提供部向数据参考部传输数据，其特征在于，所述数据传输控制装置在至少读出结束时，结束向所述写入对象的缓冲器(WR缓冲器)的写入，且如果未被所述选择器选择的缓冲器(中间缓冲器)中没有未读数据，则进行写入对象的缓冲器(WR缓冲器)和读出对象的缓冲器(RD缓冲器)的切换控制，在至少读出结束时，如果未被所述选择器选择的缓冲器(中间缓冲器)中有未读数据，则进行未被所述选择器选择的缓冲器(中间缓冲器)和读出对象的缓冲器(RD缓冲器)的切换控制。
并且，根据本发明的第2观点，提供一种与上述数据传输控制装置相当的进行帧缓冲器控制的图像处理装置。
并且，根据本发明的第3观点，提供一种在上述数据传输控制装置中执行的数据传输控制方法，把物理缓冲器至少等分为三部分，根据数据的存储状态，切换各个缓冲器以便依次发送数据。
根据本发明，可以防止数据的缺少，快速且依次地传输并显示大容量数据。其理由是由于采用了下述缓冲器结构，即，在至少从读出对象的缓冲器的读出结束时，根据中间缓冲器的状态或写入动作情况，选择合适的切换对象。
附图说明
图1是表示本发明的第1实施方式的数据传输控制装置的结构的框图。
图2是表示缓冲器的切换条件(切换前后的各个缓冲器状态)和切换对象缓冲器的关系的图。
图3是用于说明本发明的第1实施方式的数据传输控制装置的缓冲器切换算法的流程图。
图4是本发明的第1实施方式中的物理缓冲器的状态变化图。
图5是表示本发明的第2实施方式的数据传输控制装置的结构的框图。
图6是表示本发明的第3实施方式的数据传输控制装置的结构的框图。
图7是表示本发明的第3实施方式的数据传输控制装置的结构的其他框图。
图8是本发明的第3实施方式中的双缓冲器控制时的物理缓冲器的状态变化图。
图9是表示本发明的数据传输控制装置的其他结构示例的框图。
图10是表示以往的数据缓冲器装置的结构的框图。
图11是表示图10所示数据缓冲器装置的缓冲器的缓冲器切换算法的流程图。
具体实施方式
以下，作为实施本发明的最佳方式，列举第1至第3实施方式进行详细说明。
(第1实施方式)
图1是表示本发明的第1实施方式的数据传输控制装置的结构的框图。参考图1，此处示出的数据传输控制装置20构成为：配置在数据提供部10和数据参考部40之间，缓冲从数据提供部10传输的数据，使数据参考部40可以参考。
数据提供部10例如是USB(Universal Serial Bus，通用串行总线)通信中装置侧的CPU等，数据参考部40是主机侧的装置等。
数据传输控制装置20由WR缓冲器选择器(写入用缓冲器选择器)21、物理缓冲器22、RD缓冲器选择器(读出用缓冲器选择器)23和缓冲器控制装置30构成，构成具有吸收数据提供部10和数据参考部40的速度差的缓冲器(终点)的装置控制器。
物理缓冲器22如图所示被用作物理缓冲器22-1～22-3这大小相同的3个物理缓冲器。物理缓冲器22-1～22-3作为写入缓冲器(WR缓冲器)、读出缓冲器(RD缓冲器)、中间缓冲器中任一缓冲器起作用。
WR缓冲器选择器(写入用缓冲器选择器)21和RD缓冲器选择器(读出用缓冲器选择器)23，分别按照存储在后述的缓冲器信息寄存器31中的信息，选择物理缓冲器22-1～22-3。
此处，对写入缓冲器(WR缓冲器)、读出缓冲器(RD缓冲器)、中间缓冲器进行说明。写入缓冲器(WR缓冲器)是被WR缓冲器选择器(写入用缓冲器选择器)21选择的物理缓冲器，在数据提供部10的数据写入时被访问。读出缓冲器(RD缓冲器)是被RD缓冲器选择器(读出用缓冲器选择器)23选择的物理缓冲器，在数据参考部40的数据读出时被访问。并且，中间缓冲器是未被WR缓冲器选择器(写入用缓冲器选择器)21和RD缓冲器选择器(读出用缓冲器选择器)23双方选择的物理缓冲器，是数据提供部10和数据参考部40都不能访问的缓冲器。
缓冲器控制装置30具有：缓冲器信息寄存器31、缓冲器控制电路32、WR缓冲器有效标志33、中间缓冲器有效标志34、以及RD缓冲器有效标志35。
缓冲器信息寄存器31是保存作为写入缓冲器(WR缓冲器)、读出缓冲器(RD缓冲器)、中间缓冲器而起作用的物理缓冲器的选择信息的寄存器。WR缓冲器有效标志33、中间缓冲器有效标志34、RD缓冲器有效标志35是存储在未图示的存储部中的标志，分别用于表示在写入缓冲器(WR缓冲器)、中间缓冲器、读出缓冲器(RD缓冲器)中是否存储有未参考的数据。例如，WR缓冲器有效标志33在数据写入完成时被设定为ON，RD缓冲器有效标志35在数据读出完成时被设定为OFF，中间缓冲器有效标志34在存储有数据时被设定为ON。
缓冲器控制电路32根据如上所述、被实时管理的WR缓冲器有效标志33、中间缓冲器有效标志34、RD缓冲器有效标志35的状态，切换次数更少、且不会产生数据缺少地生成写入和读出缓冲器的选择信息，输出给缓冲器信息寄存器31。并且，该选择信息的种类如下面使用图4说明的那样至多有6种。
图2是表示WR缓冲器有效标志33、中间缓冲器有效标志34、RD缓冲器有效标志35的状态和切换对象缓冲器的关系的图。例如，(A)所示的关系如下所述：在WR缓冲器有效标志33为有数据(ON)、中间缓冲器有效标志34和RD缓冲器有效标志35为空(OFF)的情况下，切换写入缓冲器(WR缓冲器)和读出缓冲器(RD缓冲器)(WR-RD切换)，在下一状态时，写入缓冲器(WR缓冲器)成为有数据的读出缓冲器(RD缓冲器)(即，处于可以立刻从数据参考部40参考数据的状态)，读出缓冲器(RD缓冲器)变为空状态的写入缓冲器(WR缓冲器)(即，处于可以立刻从数据提供部10写入数据的状态)。
并且，(B)在WR缓冲器有效标志33和RD缓冲器有效标志35为有数据(ON)、中间缓冲器有效标志34为空(OFF)的情况下，切换写入缓冲器(WR缓冲器)和中间缓冲器，在下一状态时，写入缓冲器(WR缓冲器)成为没有数据的中间缓冲器(即，处于进入数据参考部40的访问等待队列的状态)，中间缓冲器变为空状态的写入缓冲器(WR缓冲器)(即，处于可以立刻从数据提供部10写入数据的状态)。
并且，(C)在中间缓冲器有效标志34为有数据(ON)、RD缓冲器有效标志35为空(OFF)状态时，切换中间缓冲器和读出缓冲器(RD缓冲器)，在下一状态时，中间缓冲器成为有数据的读出缓冲器(RD缓冲器)(即，处于可以立刻从数据参考部40参考数据的状态)，读出缓冲器变为空状态的中间缓冲器(即，处于从数据参考部40的访问等待队列退出的状态)。
图3是表示具体实现以上的缓冲器切换算法的流程图。参考图3，在相当于上述(A)的条件判断式(1)成立时，发送切换信号1，改写缓冲器信息寄存器31的内容，以切换写入缓冲器(WR缓冲器)和读出缓冲器(RD缓冲器)。并且，在相当于上述(B)的条件判断式(2)成立时，发送切换信号2，改写缓冲器信息寄存器31的内容，以切换写入缓冲器(WR缓冲器)和中间缓冲器。并且，在相当于上述(C)的条件判断式(3)成立时，发送切换信号3，改写缓冲器信息寄存器31的内容，以切换中间缓冲器和读出缓冲器(RD缓冲器)。
以上的条件判断式不会同时成立，并且在任何情况下都在向数据参考部40侧发送数据的方向上进行缓冲器切换动作。相反，在不符合条件判断式(1)～(3)时，属于缓冲器切换无效的情况，包括所有缓冲器为空、所有缓冲器为有数据、只有读出缓冲器为有数据、或者只有中间缓冲器和读出缓冲器为有数据等。
图4是本实施方式的物理缓冲器的状态变化图。该图中的“WR”表示写入缓冲器，“中间”表示中间缓冲器，“RD”表示读出缓冲器。如图4所示，将物理缓冲器22-1～22-3分配为写入缓冲器、中间缓冲器、读出缓冲器的组合有6种(3！＝3×2×1)，利用由图中箭头表示的3种信号切换这些状态，可以把存储了数据的缓冲器按其写入顺序设定为读出缓冲器(RD缓冲器)。
根据上述的缓冲方法，在数据参考部40中读出读出缓冲器(RD缓冲器)时，如果使写入缓冲器(WR缓冲器)和中间缓冲器的状态满足上述的(B)(条件判断式2)，则可以快速切换缓冲器，准备写入缓冲器(WR缓冲器)。同样，在数据提供部10中写入写入缓冲器(WR缓冲器)时，如果使中间缓冲器和读出缓冲器(RD缓冲器)的状态满足上述的(C)(条件判断式3)，则可以把输入了下一次应该读出的数据的缓冲器作为读出缓冲器(RD缓冲器)。
如上所述，根据只利用有效标志对缓冲器的切换进行判断的本实施方式的数据传输控制装置，可以使数据参考部按照从数据提供部提供的顺序、且以更少的切换次数进行参考。并且，该特征适合于要求快速且顺次传输大容量数据的用途，例如，对把动态图像数据流的帧划分为几个包进行传输的情况非常有效。例如，在现有技术中，在发送完1帧的数据之前，有时数据会缺少一部分，有时不能显示图像，本发明具有不产生这种现象的显著效果。
(第2实施方式)
下面，说明本发明的第2实施方式。图5是表示本发明的第2实施方式的数据传输控制装置的结构的框图。以下，省略已经在上述第1实施方式中说明的事项，只说明其不同部分。
参考图5，该数据传输控制装置20在上述第1实施方式的数据传输控制装置中追加了数据传输方式选择寄存器36。
并且，本实施方式的缓冲器控制电路32根据数据传输方式选择寄存器36的值，变化为以下两种实时传输模式或高可靠性传输模式。
在第1种实时传输模式下，缓冲器控制电路32在RD缓冲器有效标志35在预定时间处于ON状态时，把RD缓冲器有效标志变更为OFF状态。即，在读出缓冲器(RD缓冲器)在预定时间未参考时，进行把读出缓冲器(RD缓冲器)强制变更为可以覆盖的状态的最旧数据废弃控制。
根据该第1种实时传输模式，可以在预定时间切断等待切换缓冲器这种特定状态的继续，所以能够更加快速地传输大容量数据，适合用于保证一定时间内的传输数据量的传输模式等。
另一方面，在第2种实时传输模式下，缓冲器控制电路32在WR缓冲器有效标志33、中间缓冲器有效标志34、RD缓冲器有效标志35全部为ON状态时，把中间缓冲器有效标志变更为OFF状态。即，在所有物理缓冲器为未参考状态时，进行把中间缓冲器强制变更为允许覆盖状态的最新数据优先控制。
根据该第2种实时传输模式，可以在预定时间切断等待切换缓冲器这种特定状态的继续，所以能够更加快速地传输大容量数据，而且能够优先传输最新写入的数据。
并且，在高可靠性传输模式下，缓冲器控制电路32不是在数据的读出结束的时刻，而是在从数据参考部40接收到接收完成通知(ACK)后，把RD缓冲器有效标志35变更为OFF状态，在预定时间没有接收到接收完成通知(ACK)时，进行传输数据的保证优先控制。
根据该高可靠性传输模式，除上述缓冲器切换控制的效果外，还可以实现使数据保证优先的数据传输。
如上所述，根据具有数据传输方式选择寄存器36的本实施方式，可以获得能够支持USB的各种传输模式的结构。
(第3实施方式)
下面，说明本发明的第3实施方式。图6是表示本发明的第3实施方式的数据传输控制装置的结构的框图。以下，省略已经在上述第1实施方式中说明的事项，只说明其不同部分。
参考图6，该数据传输控制装置20在上述第1实施方式的数据传输控制装置中追加了双/三选择寄存器37。
并且，本实施方式的缓冲器控制电路32根据双/三选择寄存器37的值，可以选择使用3个物理缓冲器22-1～22-3的三缓冲器模式、和由图7所示的两个物理缓冲器22-4、22-5构成双缓冲器模式。
图8是双缓冲器模式的状态变化图，该图中的“WR”表示写入缓冲器，“RD”表示读出缓冲器。如图8所示，在双缓冲器模式下，由于不存在中间缓冲器，所以只发送切换写入缓冲器(WR缓冲器)和读出缓冲器(RD缓冲器)的RD-WR切换信号1即可。此处，例如，在上述(图3)的条件判断式2和3中附加三缓冲器模式这一条件，使在双缓冲器模式下不产生切换信号2和3，或者进行在双缓冲器模式下屏蔽切换信号2和3等的变更，由此可以制止把中间缓冲器作为切换对象的切换。这样，在双缓冲器模式下，利用RD-WR切换信号1只进行状态1和状态2之间的变化，所以能够共用三缓冲器模式的缓冲器切换算法和双缓冲器模式的缓冲器切换算法，即可以共用判断电路。
如上所述，根据具有双/三缓冲器选择寄存器37并可以变更缓冲器结构的本实施方式，在数据提供侧和数据参考侧不存在速度差的情况下等，可以有效活用其资源，并且算法自身可以直接适用，所以不需要为了与缓冲器结构的差异对应而增加对固件(firmware)等的修改，可以抑制追加成本或电路规模的增大。
以上，说明了本发明的优选实施方式，但本发明的技术范围不限于上述实施方式，当然可以在本发明的主旨范围内进行各种变形、替换。例如图9所示，如果是兼具数据传输方式选择寄存器36和双/三缓冲器选择寄存器37的结构，当然也可以获得上述的各种作用效果。
并且，具有上述各种特征的本发明，除前面提及的USB外，同样可以适用于IEEE1394、Ethernet(注册商标)等利用以包单位进行传输的通信协议来进行数据传输的各种装置的控制器、和图像处理装置等。

Claims (14)

1.一种数据传输控制装置，具有：至少可以划分为3个缓冲器的物理缓冲器；缓冲器控制装置；和按照来自所述缓冲器控制装置的指令从各个所述缓冲器选择读出和写入对象的缓冲器的选择器，
其特征在于，
所述缓冲器控制装置，
在从所述读出对象的缓冲器读出结束时，结束向所述写入对象的缓冲器的写入，且如果未被所述选择器选择的中间缓冲器中没有未读数据，则进行写入对象的缓冲器和读出对象的缓冲器的切换控制，
在从所述读出对象的缓冲器读出结束时，如果未被所述选择器选择的中间缓冲器中有未读数据，则进行未被所述选择器选择的中间缓冲器和读出对象的缓冲器的切换控制，
在向所述写入对象的缓冲器写入结束时，如果所述读出对象的缓冲器中有未读数据，且未被所述选择器选择的中间缓冲器中没有未读数据，则进行所述写入对象的缓冲器和未被选择器选择的中间缓冲器的切换控制。
2.根据权利要求1所述的数据传输控制装置，其特征在于，所述缓冲器控制装置具有：
存储部，存储在向写入对象的缓冲器的写入完成时被设定为ON状态的写入缓冲器有效标志、在从读出对象的缓冲器的读出完成时被设定为OFF状态的读出缓冲器有效标志、和在未被所述选择器选择的中间缓冲器存储有参考的有效数据时被设定为ON状态的中间缓冲器有效标志；和
缓冲器控制电路，(A)在写入缓冲器有效标志为ON状态、且所述中间缓冲器有效标志和读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和读出对象的缓冲器，(B)在写入缓冲器有效标志和读出缓冲器有效标志为ON状态、且所述中间缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和中间缓冲器，(C)在中间缓冲器有效标志为ON状态、且读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述读出对象的缓冲器和中间缓冲器，(D)在进行了所述(A)至(C)的切换处理时，使分别进行了切换的缓冲器的有效标志的状态反转。
3.根据权利要求2所述的数据传输控制装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，在读出对象的缓冲器在预定时间处于未参考状态时，清除所述读出对象的缓冲器的内容。
4.根据权利要求2所述的数据传输控制装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，在所有缓冲器在预定时间处于未参考状态时，清除未被所述选择器选择的中间缓冲器的内容。
5.根据权利要求2所述的数据传输控制装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，从数据参考部接收到接收完成通知后，清除所述读出对象的缓冲器的内容。
6.根据权利要求2所述的数据传输控制装置，其特征在于，还具有切换缓冲器的划分数量的缓冲器划分选择寄存器，
所述缓冲器控制电路在缓冲器划分选择寄存器被设定为预定值的状态下，使用所述物理缓冲器构成双缓冲器，执行FIFO控制。
7.一种图像处理装置，具有：至少可以划分为3个缓冲器的物理缓冲器；缓冲器控制装置；和按照所述缓冲器控制装置的指令从各个所述缓冲器选择读出和写入对象的缓冲器的选择器，其特征在于，
所述缓冲器控制装置在从所述读出对象的缓冲器读出结束时，结束向所述写入对象的缓冲器的写入，且如果未被所述选择器选择的中间缓冲器中没有未读数据，则进行写入对象的缓冲器和读出对象的缓冲器的切换控制，
所述缓冲器控制装置在从所述读出对象的缓冲器读出结束时，如果未被所述选择器选择的中间缓冲器中有未读数据，则进行未被所述选择器选择的中间缓冲器和读出对象的缓冲器的切换控制，
所述缓冲器控制装置在向所述写入对象的缓冲器写入结束时，如果所述读出对象的缓冲器中有未读数据，且未被所述选择器选择的中间缓冲器中没有未读数据，则还进行所述写入对象的缓冲器和未被选择器选择的中间缓冲器的切换控制。
8.根据权利要求7所述的图像处理装置，其特征在于，所述缓冲器控制装置具有：
存储部，存储在向写入对象的缓冲器的写入完成时被设定为ON状态的写入缓冲器有效标志、在从读出对象的缓冲器的读出完成时被设定为OFF状态的读出缓冲器有效标志、和在未被所述选择器选择的中间缓冲器存储有参考的有效数据时被设定为ON状态的中间缓冲器有效标志；和
缓冲器控制电路，(A)在写入缓冲器有效标志为ON状态、且所述中间缓冲器有效标志和读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和读出对象的缓冲器，(B)在写入缓冲器有效标志和读出缓冲器有效标志为ON状态、且所述中间缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和中间缓冲器，(C)在中间缓冲器有效标志为ON状态、且读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述读出对象的缓冲器和中间缓冲器，(D)在进行了所述(A)至(C)的切换处理时，使分别进行了切换的缓冲器的有效标志的状态反转。
9.根据权利要求8所述的图像处理装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，在读出对象的缓冲器在预定时间处于未参考状态时，清除所述读出对象的缓冲器的内容。
10.根据权利要求8所述的图像处理装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，在所有缓冲器在预定时间处于未参考状态时，清除未被所述选择器选择的中间缓冲器的内容。
11.根据权利要求8所述的图像处理装置，其特征在于，还具有保持数据传输方式的选择状态的数据传输方式选择寄存器，
所述缓冲器控制电路在数据传输方式选择寄存器被设定为预定值的状态下，从数据参考部接收到接收完成通知后，清除所述读出对象的缓冲器的内容。
12.根据权利要求8所述的图像处理装置，其特征在于，还具有切换缓冲器的划分数量的缓冲器划分选择寄存器，
所述缓冲器控制电路在缓冲器划分选择寄存器被设定为预定值的状态下，使用所述物理缓冲器构成双缓冲器，执行FIFO控制。
13.一种数据传输控制方法，用于数据传输控制装置，从数据提供部向数据参考部传输数据，所述数据传输控制装置具有至少可以划分为3个缓冲器的物理缓冲器；和选择从各个所述缓冲器选择读出和写入对象的缓冲器的选择器，其特征在于，
所述数据传输控制装置在从所述读出对象的缓冲器读出结束时，结束向所述写入对象的缓冲器的写入，且如果未被所述选择器选择的中间缓冲器中没有未读数据，则进行写入对象的缓冲器和读出对象的缓冲器的切换控制，
所述数据传输控制装置在从所述读出对象的缓冲器读出结束时，如果未被所述选择器选择的中间缓冲器中有未读数据，则进行未被所述选择器选择的中间缓冲器和读出对象的缓冲器的切换控制，
所述数据传输控制装置在向所述写入对象的缓冲器写入结束时，如果所述读出对象的缓冲器中有未读数据，且未被所述选择器选择的中间缓冲器中没有未读数据，则进行所述写入对象的缓冲器和未被选择器选择的中间缓冲器的切换控制。
14.根据权利要求13所述的数据传输控制方法，其特征在于，所述数据传输控制装置参考以下标志：在向写入对象的缓冲器的写入完成时被设定为ON状态的写入缓冲器有效标志、在从读出对象的缓冲器的读出完成时被设定为OFF状态的读出缓冲器有效标志、和在未被所述选择器选择的中间缓冲器存储有参考的有效数据时被设定为ON状态的中间缓冲器有效标志，
所述数据传输控制装置，
(A)在写入缓冲器有效标志为ON状态、且所述中间缓冲器有效标志和读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和读出对象的缓冲器，
(B)在写入缓冲器有效标志和读出缓冲器有效标志为ON状态、且所述中间缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述写入对象的缓冲器和中间缓冲器，
(C)在中间缓冲器有效标志为ON状态、且读出缓冲器有效标志为OFF状态时，使所述选择器动作，以切换所述读出对象的缓冲器和中间缓冲器，
(D)在进行了所述(A)至(C)的切换处理时，使分别进行了切换的缓冲器的有效标志的状态反转。
CNB2006100094733A 2005-02-25 2006-02-23 数据传输控制装置、图像处理装置和数据传输控制方法 Expired - Fee Related CN100445975C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005051599A JP4749002B2 (ja) 2005-02-25 2005-02-25 データ転送装置、画像処理装置及びデータ転送制御方法
JP2005051599 2005-02-25

Publications (2)

Publication Number Publication Date
CN1825295A CN1825295A (zh) 2006-08-30
CN100445975C true CN100445975C (zh) 2008-12-24

Family

ID=36935979

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100094733A Expired - Fee Related CN100445975C (zh) 2005-02-25 2006-02-23 数据传输控制装置、图像处理装置和数据传输控制方法

Country Status (4)

Country Link
US (1) US7657673B2 (zh)
JP (1) JP4749002B2 (zh)
CN (1) CN100445975C (zh)
TW (1) TWI303028B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183816A (ja) * 2006-01-06 2007-07-19 Elpida Memory Inc メモリ制御装置
JP4381434B2 (ja) * 2007-06-28 2009-12-09 株式会社東芝 携帯電話機
KR101421054B1 (ko) * 2007-08-06 2014-07-18 삼성전자주식회사 버퍼를 이용한 연산 분산 방법 및 이를 이용한 연산 분산시스템
US20090300232A1 (en) * 2008-05-29 2009-12-03 Himax Technologies Limited Data transmission method between a host device and a display apparatus
TWI476609B (zh) * 2009-01-16 2015-03-11 Alibaba Group Holding Ltd Data Processing Method and System of Large Data Quantity
WO2011065354A1 (ja) * 2009-11-26 2011-06-03 日本電気株式会社 バスモニタ回路及びバスモニタ方法
EP2801023A4 (en) * 2012-01-06 2017-06-21 Intel Corporation Swapping pointers to process data stored in buffers by a data source without copying the data to separate storage
CN102750665B (zh) * 2012-06-01 2014-09-24 上海鼎为电子科技（集团）有限公司 一种图形处理方法、图形处理装置及移动终端
US8938561B2 (en) * 2013-01-10 2015-01-20 Skymedi Corporation Time-sharing buffer access system
US9632803B2 (en) * 2013-12-05 2017-04-25 Red Hat, Inc. Managing configuration states in an application server
US9720742B2 (en) * 2014-05-15 2017-08-01 GM Global Technology Operations LLC Service and system supporting coherent data access on multicore controller
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US9697318B2 (en) * 2015-10-08 2017-07-04 Altera Corporation State visibility and manipulation in integrated circuits
EP3668615A4 (en) * 2017-09-19 2021-04-28 BAE Systems Controls Inc. SYSTEM AND PROCEDURE FOR MANAGING MULTI-CORE ACCESS TO SHARED PORTS
US11221976B2 (en) * 2019-01-25 2022-01-11 Microchip Technology Incorporated Allocation of buffer interfaces for moving data, and related systems, methods and devices
US11288193B2 (en) * 2019-05-06 2022-03-29 Cirrus Logic, Inc. Flexible, non-blocking asynchronous transfer of time-variant atomic data

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108693A (en) * 1997-10-17 2000-08-22 Nec Corporation System and method of data communication in multiprocessor system
CN1312652A (zh) * 2000-02-23 2001-09-12 夏普公司 数据率转换装置
JP2001282650A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp データバッファリング装置およびこのデータバッファリング装置を用いた分散制御システム
US20030227460A1 (en) * 2002-06-11 2003-12-11 Schinnerer James A. System and method for sychronizing video data streams

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863228A (en) * 1973-12-13 1975-01-28 Honeywell Inf Systems Apparatus for detecting and elminating a transfer of noise records to a data processing apparatus
JPH07122868B2 (ja) 1988-11-29 1995-12-25 日本電気株式会社 情報処理装置
JP3178474B2 (ja) * 1991-03-12 2001-06-18 横河電機株式会社 通信制御装置
JP3316592B2 (ja) * 1991-06-17 2002-08-19 サン・マイクロシステムズ・インコーポレーテッド 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法
US5623607A (en) 1993-10-05 1997-04-22 Hitachi, Ltd. Data transfer control method for controlling transfer of data through a buffer without causing the buffer to become empty or overflow
JP3501514B2 (ja) * 1994-10-03 2004-03-02 キヤノン株式会社 画像再生方法
JP3078991B2 (ja) * 1994-12-07 2000-08-21 株式会社グラフィックス・コミュニケーション・ラボラトリーズ 低遅延モード画像復号方法および装置
US5884099A (en) 1996-05-31 1999-03-16 Sun Microsystems, Inc. Control circuit for a buffer memory to transfer data between systems operating at different speeds
JPH1165974A (ja) * 1997-08-22 1999-03-09 Yokogawa Electric Corp 通信ネットワークシステム
JP4472845B2 (ja) * 2000-08-28 2010-06-02 パナソニック電工株式会社 画像処理検査装置及び画像処理検査方法
US6907479B2 (en) * 2001-07-18 2005-06-14 Integrated Device Technology, Inc. Integrated circuit FIFO memory devices that are divisible into independent FIFO queues, and systems and methods for controlling same
TWI235919B (en) 2002-03-05 2005-07-11 Via Tech Inc Data-transmission control method
JP3703439B2 (ja) 2002-03-19 2005-10-05 Ｎｅｃマイクロシステム株式会社 データ転送制御装置及び方法
TWI233305B (en) 2003-11-03 2005-05-21 Benq Corp Method for transmitting data by an audio and video playback system
JP3726911B2 (ja) 2004-05-24 2005-12-14 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6108693A (en) * 1997-10-17 2000-08-22 Nec Corporation System and method of data communication in multiprocessor system
CN1312652A (zh) * 2000-02-23 2001-09-12 夏普公司 数据率转换装置
JP2001282650A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp データバッファリング装置およびこのデータバッファリング装置を用いた分散制御システム
US20030227460A1 (en) * 2002-06-11 2003-12-11 Schinnerer James A. System and method for sychronizing video data streams

Also Published As

Publication number Publication date
CN1825295A (zh) 2006-08-30
US7657673B2 (en) 2010-02-02
TWI303028B (en) 2008-11-11
JP2006236114A (ja) 2006-09-07
TW200705200A (en) 2007-02-01
US20060212662A1 (en) 2006-09-21
JP4749002B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
CN100445975C (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
CN100580639C (zh) 用于控制对具有存储器集线器体系结构的存储模块的存储器存取的方法和系统
CN110083461B (zh) 一种基于fpga的多任务处理系统及方法
US20090282226A1 (en) Context Switching On A Network On Chip
US7461240B2 (en) Command execution controlling apparatus, command execution instructing apparatus and command execution controlling method
EP1870817B1 (en) Information processing device and information processing method
US20060218332A1 (en) Interface circuit, system, and method for interfacing between buses of different widths
CN101877666B (zh) 基于零拷贝方式的多应用程序报文接收方法和装置
JPS5897944A (ja) 複数マイクロプロセツサ間デ−タ転送方式
CN102331922B (zh) 运算装置、高速缓存装置及其控制方法
US8386725B2 (en) USB host controller and controlling method for USB host controller
US6584512B1 (en) Communication DMA device for freeing the data bus from the CPU and outputting divided data
CN102063857A (zh) 集成电路装置以及电子设备
CN100549928C (zh) 一种虚拟先入先出内存的实现方法和控制装置
US20060259665A1 (en) Configurable multiple write-enhanced direct memory access unit
KR100487199B1 (ko) 직접 메모리 접근매체의 데이터 전송 장치 및 방법
US7716392B2 (en) Computer system having an I/O module directly connected to a main storage for DMA transfer
EP3244582B1 (en) Switch and data accessing method thereof
JP4723334B2 (ja) Ｄｍａ転送システム
JP3959407B2 (ja) 画像処理装置及び画像処理システム
KR100800704B1 (ko) 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법
JPH06208539A (ja) 高速データ転送方式
JP2005327223A (ja) シリアルバスとバススイッチを使用した逐次命令実行型の計算機
JPH052551A (ja) Ｄｍａ転送制御方式
JPH07219889A (ja) データ転送方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20140223