CN100430865C - 存储器子系统中功率管理的方法与设备 - Google Patents

存储器子系统中功率管理的方法与设备 Download PDF

Info

Publication number
CN100430865C
CN100430865C CNB998154164A CN99815416A CN100430865C CN 100430865 C CN100430865 C CN 100430865C CN B998154164 A CNB998154164 A CN B998154164A CN 99815416 A CN99815416 A CN 99815416A CN 100430865 C CN100430865 C CN 100430865C
Authority
CN
China
Prior art keywords
pond
subpool
memory
divided
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998154164A
Other languages
English (en)
Other versions
CN1332864A (zh
Inventor
P·K·尼扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1332864A publication Critical patent/CN1332864A/zh
Application granted granted Critical
Publication of CN100430865C publication Critical patent/CN100430865C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

根据本发明的一个实施方案，公开了一种管理存储器系统功率的方法。存储器系统包括多个存储器设备(310，350)。每个存储器设备都被归入第一组和第二组(314，315)。首先，将存储器设备的访问定位于第一组(410)中，然后确定第一组是否满容(440)。如果第一组尚未满容，该存储器设备转移至第一组中(450)。按照进一步的实施方案，每个归于第一组的存储器设备还进一步分为第一子组和第二子组。

Description

存储器子系统中功率管理的方法与设备
发明领域
发明涉及计算机系统中系统存储器的功率管理，特别是，本发明涉及存储器子系统中的功率管理。
发明背景
传统上，由于存储器芯片，特别是同步动态随机存储器(SDRAMs)芯片的运行速度较低，它产生的功率没有受到重视。例如，一般SDRAMs芯片的运行速度为66兆赫，而以此速度运行的SDRAMs芯片产生的功率很低。但是，随着SDRAMs运行速度的增加以及Rambus动态随机存储器(RDRAMs)的诞生，存储器运行的速度已有了大幅度的提高。当前，SDRAMs的运行速度可以达到100兆赫，而RDRAMs的时钟运行速度可达400兆赫、传输速率高达800兆赫。以如此高的速度运行，存储器设备的内部就会产生相当大的功率(如，对RDRAMs而言，功率可达2.1瓦)。如此大的功率极有可能在存储器设备中产生散热的问题。
当前一种消除产生过多功率的方法是削减存储器的带宽。此方法的不利因素是降低了存储器的性能。另一种方法是对存储器芯片使用散热器或风扇，或二者兼用，以减少高速运行的存储器产生的热量。但是这种方法也有其缺点，这些器件需要额外的成本和空间。所以，最好能找到一种管理存储器芯片产生的功率的方法和设备。
发明概述
根据本发明的一个实施例，公开了一种管理存储器系统功率的方法。存储器系统包括多个存储器设备。每个存储器设备都归入第一组和第二组。首先，请求访问存储器设备，然后确定该存储器设备是否位于第一组中。如果该被请求存储器设备并不位于第一组中，则要看第一组是否已经满容。如果第一组尚未满容，则将该存储器设备转移至第一组中。
附图说明
通过下面的详细阐述和各种发明实施方案的附图，本发明将更易理解。但是，附图仅供解释和理解之用，本发明的实施方案并不局限于附图的实施方案中，。
图1是计算机系统的一种实施方案框图；
图2是计算机系统的一种实施方案框图；
图3是一种依据本发明实施方案的功率管理的模块图；
图4是依据本发明的一种实施方案的功率管理模块的操作流程图；
图5是计算机系统的一种实施方案的框图；
图6是依据本发明一种实施方案，代表存储器控制器连接电路的逻辑框图；
图7是依据本发明一种实施方案的功率管理的模块图；
图8是一种功率管理模块实施方案的操作流程图。
发明详述
图1是计算机系统100的框图。计算机系统100包括总线101、一个中央处理器105、一个存储器控制器110和一个存储器单元115。中央处理器105处理从存储器单元115或从计算机系统100从其它内外存储器设备接收到的信息。进而，存储器控制器110与存储器单元115连接，以进行存取处理。
存储器单元115通过总线101与存储器控制器110相连接。根据一种实施方案，存储器单元115是一个Rambus动态随机存储器(RDRAMs)。存储器单元115可能是一个单独的RDRAM(D-RDRAM)，或是一个并行的RDRAM。RDRAM是一种通过Rambus信道总线来传送数据的高速存储器接口。总线101的这根Rambus信道保证了存储器控制器110与存储器单元115之间的通信。在一种实施方案中，总线运行的时钟速度高达400兆赫，数据传输速率可达800兆赫。
存储器单元115包括Rambus流式存储器模块(Rambus In-lineMemory Module RIMM)120、130和140。在本领域中，一种常用的技术是存储器单元115有多个可替代的RIMM。RIMM120、130和140分别包含存储器设备123、133和143，这些存储器设备与中央处理器105连接以实现对数据的读写。每个RIMM包括一个与总线101相连的输入通道与输出通道(为避免混淆而未标示)。总线101与各个RIMM相连且在各个RIMM中与存储器设备并行通信。此外，RIMM中的各个存储器设备有三种运行状态：激活(第一功率状态)、备用或睡眠。存储器设备在准备传输数据或正在传输数据时均处于激活状态。如果存储器设备并不即刻准备传输数据，则处于备用状态。当存储器设备在功率消耗减少时处于睡眠状态，例如当存储器设备长时间未被访问时，这种情况就会发生。
在RIMM 120的输入信道处接入总线101。总线101在RIMM 120中与各存储器设备123相连。总线101在输出信道处从RIMM 120接出，并在RIMM 130的输入信道接入。在RIMM 130中，总线101与各存储器设备133相接后又从通道出口接出。进而，总线101接入RIMM 140并与各存储器设备143相连。最后，总线101在RIMM 140的通道出口接出，在线路终端102终止。
根据一种实施方案，每个RIMM 120、130和140都包括8个存储器设备。因此，共有24个存储器设备与总线101相连。但是，本领域的技术人员可以理解RIMM 120、130和140可包括任意多个存储器设备。例如，RIMM 120可包含16个存储器设备123，RIMM 130与140可分别包含8个存储器设备。另外，存储器控制器110可通过多条总线与多个存储器单元相连。例如，图2展示了另一种实施方案，其中存储器控制器110通过总线101、102和103分别与存储器单元115a-115c相连。然而，该领域的一种通常技术采用可替换的多个存储器单元与存储器控制器110连接。
如上所述，每个RIMM可包含多个存储器设备(如4个、8个、12个、16个等等)。当一个RIMM上的全部存储器设备均处于激活状态，RIMM产生的总功率将会很高(如达到6.4瓦)。过多功率会在RIMM中产生过热问题。图3表示功率管理模块300的一种实施方案。该实施方案中，功率存储模块300位于存储器控制器110中，对分别在RIMM120、130与140中的存储器设备123、133与143的运行进行管理。
功率控制模块300包括设备池310与350。与总线101相连的各存储器设备都在逻辑上归入池310或者池350。归入池310的存储器设备可进一步地分为子池314与318。池310中处于激活状态的所有存储器设备共同组成子池318。池310中处于备用状态的所有存储器设备共同组成子池314。
按照一种实施方案，在池310中的存储器设备一次最多可为8个。另外，任何时候在池318中的存储器设备至多只能有4个处于激活状态。在进一步的实施方案中，池310中的存储器设备与子池318中的激活存储器设备的最大数目是可改变的，并可编程控制。该实施方案中，计算机系统100的用户可以自行设计池310中存储器设备的最大数目以及子池318中的激活存储器设备的数目。没有被归入池310的存储器设备均位于池350。池350中的设备或处于备用状态，或处于睡眠状态。
在计算机系统100启动时，所有存储器设备在逻辑上归入池350。池350中的存储器设备只能通过子池318进入池310。仅在存储器控制器110发出可访问的要求时，池350中的存储器设备方可进入子池318。存储器设备只能从子池318进入子池314。只有在所有的开放行都关闭(例如，行处于非激活状态)时，存储器设备方可进入子池314，设备置于备用状态。另外，当一存储器设备需要从池350或子池314中移入子池318中，而318又已经满容时，一个在318中存储器设备就会转到314中。在这种情况下，子池318中近期使用最少(LRU)的设备将被转移到子池314中。
仅当存储器控制器110发出发出可访问的要求时，子池314中存储器设备方可进入子池318。存储器设备只能从子池314进入池350。只要当另一存储器设备需从子池318移入子池314中、而314又已经满容时，有一个存储器设备就会从子池314中转到池350中。这种情况下，子池314中LRU设备将转移到池350中。
根据一种实施方案，存储器控制器110中可包含一个计时器，如果子池318中的某存储器设备在预定的时间内还没被访问，该计时器就先将子池314中的一个存储器设备移到池350中，然后将318中的存储器设备移到314中。在另一种实施方案中，还有一个计时器可专门用来将在设定时间内没有被访问的存储器设备从314转移到350。
图4是功率控制模块300处理运作的一种实施方案流程图。在处理块405处，对存储器单元115的RIMM中的一个存储器设备发出访问请求。接着，在处理块410处，确定受请求的存储器设备是否位于设备池310中。如果确定该设备是在池310中，接着确定该设备是否位于子池318中，即处理块415。如果存储器设备并不位于318中，控制将返回给处理块405，在那里会对另一个存储器设备发出访问请求。如果确定存储器设备不在池310中，或者虽然在310中但不在318中，就要确定该设备是否在子池314中，即处理块420。
如果确定了受请求的存储器设备位于子池314，那么再确定子池318是否满容，即处理块425。如果子池318已满，则子池318中的近期最少使用存储器设备逻辑上转移到子池314中，即处理块430。在处理块435中，存储器设备逻辑上从子池314移动到318中，并被激活。如果子池318未满，存储器设备将直接从子池314移动到子池318并被激活，即处理块435。
如果在处理块420处确定存储器设备不在子池314中，就要确定池310是否满容，即处理块440。如果子池310已满，子池314中的近期最少使用的存储器设备逻辑上转移到池350中，即处理块445。如果子池310未满或者在314中的近期最少使用的存储器设备已经转移到池350中了，就需确定子池318是否满容，即处理块450。如果子池318已满，则其中的近期最少使用的存储器设备逻辑上转移到子池314中，即处理块455。在处理块460，存储器设备逻辑上从池350移动到子池318，并被激活。如果子池318未满，存储器设备可直接从池350移动到子池318中，并被激活，即处理块460。
在另一实施方案中，池310和350支持多条总线(或通道)运行，正如图2所示。该实施方案中，池在逻辑上将多条通道看作一条通道。例如，除包含来自多条通道的存储器设备外，池310的定义是一致的。而且，池350代表的也是处于睡眠或备用状态的通道。与睡眠状态的通道相连接的各存储器设备也处在睡眠状态。与此相似，与备用状态的通道相连接的各个存储器设备也处在备用状态。
图5是计算机系统500的一种实施方案框图。计算机系统500包括一条总线501、一个存储器控制器510、一个存储器单元515和中央处理器105。如上所述，由中央处理器105来处理从存储器单元515或计算机系统500的其他内外设备接收到的信息。存储器控制器510与中央处理器105连接。存储器控制器510与存储器单元515连接以进行存储器处理。
存储器单元515通过总线501与存储器控制器110连接。根据一种实施方案，存储器单元515是同步动态随机存储器(SDRAM)。SDRAM是一种能与中央处理器105的时钟速度协调或同步的动态随机存储器(DRAM)。总线501是一条允许存储器控制器510与存储器单元515通信的DRAM总线。总线501的运行速度可达到133兆赫。
存储器单元515包括双片流式存储器模块(DIMMs)520、530和540。DIMMs520、530和540分别含存储器设备523、533和543，这些存储器设备与中央处理器105及其他设备相连接以实现数据的读取。一个DIMM可包括一个或多个存储器行。DIMM中的各存储器行通过总线501与存储器控制器510连接。例如，图6是存储器控制器510与存储器单元515之间的连接电路逻辑示意图，其中，DIMMs 520、530和540在存储器单元515中呈分列状的存储器设备。另外，存储器单元515中的各存储器行或者在激活/等待状态下运行，或者在关闭电源状态(第二功率状态)下运行。当位于DIMM中的存储器设备准备转移或正在转移数据时，存储器行是在激活/等待状态下。当存储器行中的存储器设备长时间未被访问时，存储器行处于关闭电源状态。
总线501在行520的入口处接入并与各存储器设备523连接。另外，总线501在行DIMM530的入口处接入并与各存储器设备533连接。而且，总线501在DIMM540的入口处接入，并与各存储器设备543连接。根据一种实施方案，存储器单元515由三排DIMMs(例如DIMMs520、530和540)组成。然而，本领域的通常技术主张在存储器单元515上连接附加的DIMM。
根据进一步的实施方案，每个DIMM含4个存储器设备。因此，每个存储器行上有4个存储器设备与总线501相连。然而，本领域的通常技术主张DIMMs520、530和540分别包含不同数量、不同池的存储器设备。例如，DIMM520可以包含16个存储器设备523，DIMM530与DIMM540可以分别包含8个存储器设备533和543。
如上文对存储器单元115的探讨，如果全部存储器设备都在激活/等待状态，一个DIMM产生的总功率将会非常高。图7表示功率控制模块700。功率控制模块700位于存储器控制器510内并管理着DIMMs520、530与540的活动。
功率控制模块700包含设备池710与750。与总线501相连的各存储器行分别归入池710或池750。池710中的存储器行全部处于激活/等待状态。不在池710中的存储器行都归入池750。于是，所有处于关闭电源状态的存储器行都在池750中。根据一种实施方案，一次仅有一个存储器行可在池710中。但是，可位于池710中的存储器行最大数目可以编程控制。该实施方案中，计算机系统500的用户可自行设计池710中存储器设备的最大数目。
计算机系统500启动时，所有存储器行逻辑上归入池750。池750中的存储器行仅当存储器控制器510向该存储器行中的一个存储器设备发出访问请求时方可进入池710。另外，凡需将另一个存储器行从750移到710中而710已经满容时，就要把一个存储器行从710移到750中。这种情况下，选择池710中的近期最少使用的设备转移到750中。所有开放的页面都关闭后才能将设备移入750中。根据一种实施方案，一个计时器位于存储器控制器510中，如果存储器行中有某个存储器设备在预定的时间内未被访问，就会从池710移送到750中。
图8是功率控制模块700处理过程的实施方案流程图。在处理块705，向存储器单元515中存储器行的一个存储器设备发出访问请求。然后，在处理块710处，确定DIMM是否位于池710中。如果确定存储器行位于710中，控制将返回到处理块805，在那里对另一存储器设备发出存取请求。如果确定存储器行不在池710中，则需判断池710是否已满，即处理块815。
如果池710已满，710中的近期最少使用的存储器行逻辑上将转移到750中，即处理块820。在处理块825，受访问请求的存储器行逻辑上从750移动到710并转换为激活/等待状态。如果池710未满，此存储器行将直接从池750移到710并转换为激活/等待状态，即处理块825。本领域的技术通常主张本发明也可在其它存储器器系统中实施，例如同步链接DRAMS、EDO DRAMS等等。
上文即是一种对存储器功率管理的方法与设备的阐述。

Claims (32)

1、一种功率管理的方法，包括：
请求访问同步动态随机访问存储器(SDRAM)系统中多个行中的第一行中的第一存储器；每一行包括多个存储器设备，其中所述多个行中的每一行都被划分为属于第一池或第二池，其中所述第一池与第一功率状态相关联，所述第二池与第二功率状态相关联；
确定所述第一行是否被划分为属于所述第一池；如果不是，
则确定所述第一池是否已满容；如果未满容，
则把所述第一行划分到所述第一池。
2、权利要求1的方法，还包括：如果第一池满容，把第二行划分到第二池。
3、权利要求1的方法，其中，第一功率状态是激活功率状态，第二功率状态是关闭电源状态。
4、权利要求1的方法，还包括：
如果第二行在预定的时间间隔内还未被访问，就将该属于第一池的第二行划分到第二池。
5、权利要求2的方法，其中所述第二行是第一池中近期被最少使用的行。
6、权利要求2的方法，其中第一池的容量是可编程的。
7、一种计算机系统，包括：
含有多个行的存储器系统，其中每一行包括多个存储器设备，和其中多个行中每一行中的存储器设备根据第一功率状态、第二功率状态和第三功率状态操作；和
存储器控制器，通过把在第一功率状态操作的存储器设备行标识为属于第一池和把在第二功率状态操作的存储器设备行标识为属于第二池从而管理多个存储器设备的功率。
8、权利要求7的计算机系统，第一池又被细分为第一子池与第二子池，其中，属于第一池并处于第一功率状态的存储器设备行被标识为属于第一子池，属于第一池并处于第二功率状态的存储器设备行被标识为属于第二子池。
9、权利要求7所述计算机系统，其中多个存储器设备是Rambus动态随机访问存储器(RDRAM)。
10、权利要求7所述计算机系统，其中第一功率状态是激活状态，第二功率状态是睡眠状态。
11、权利要求8所述计算机系统，其中一旦被标识为属于第二池的第一行存储器设备被存储器控制器访问，那么它就变成被标识为属于第一池。
12、权利要求11所述计算机系统，其中如果第一池满容，那么被标识为属于第一池的第二行存储器设备就变成被标识为属于第二池。
13、权利要求11所述计算机系统，其中如果第一池满容，那么被标识为属于第二子池的第二行存储器设备就变成被标识为属于第二池，并且被标识为属于第一池的第三行存储器设备就变成被标识为属于第二池。
14、权利要求11所述计算机系统，其中存储器控制器还带有一个计时器，如果第一行存储器设备在预定的时间间隔内还未被存储器控制器访问，同时第一行存储器设备被标识为属于第一池，那么标识第一行存储器设备属于第二池。
15、权利要求11所述计算机系统，其中存储器控制器还带有一个计时器，如果第一存储器设备在预定的时间间隔内还未被存储器控制器访问，同时第一存储器设备被标识为属于第二子池，那么标识第一行存储器设备属于第二池以及标识第二行存储器设备属于第二子池。
16.权利要求12的计算机系统，其中第一池的容量是可编程的。
17.权利要求13的计算机系统，其中第一子池的容量是可编程的。
18.一种功率管理的方法，包括：
请求访问存储器系统中多个存储器设备的第一存储器设备，其中所述多个存储器设备中的每一个被划分为属于第一池或第二池，其中所述第一池与第一功率状态相关联和所述第二池与第二功率状态相关联，
确定所述第一存储器设备是否被划分为属于所述第一池；如果不是，
则确定所述第一池是否已满容；如果不是，
则把所述第一存储器设备划分到所述第一池。
19.权利要求18的方法，其中被划分到所述第一池的多个存储器设备中的每一个被进一步划分为属于第一子池或第二子池。
20、权利要求19的方法，还包括：
如果所述第一存储器设备被划分为属于所述第一池，那么确定所述第一存储器设备是否被划分到所述第一子池；如果不是，
则确定所述存储器设备是否被划分到所述第二子池。
21、权利要求19的方法，还包括：
如果所述第一池满容，则把被划分到所述第二子池的第二存储器设备划分到所述第二池中；
确定所述第一子池是否满容；并且
将被划分到所述第一子池的第三存储器设备划分为属于所述第二子池。
22、权利要求19的方法，还包括：
如果所述第一池满容，则确定第一子池是否满容；并且
把被划分到所述第一子池的第二存储器设备划分为属于第二子池。
23、权利要求19的方法，其中被划分到所述第一子池的存储器设备都处于激活状态，而被划分到所述第二子池的存储器设备都处于备用状态。
24、权利要求19的方法，其中第一功率状态为激活状态，第二功率状态为睡眠状态。
25、权利要求19的方法，还包括：如果所述第二存储器设备在预定的时间间隔内还未被访问，那么把被划分到所述第二子池的第二存储器设备划分为属于第二池。
26、权利要求19的方法，还包括：
如果所述第二存储器设备在预定的时间间隔内还未被访问，那么把被划分到所述第二子池的第二存储器设备划分为属于所述第二池；并且
如果所述第三存储器设备在预定的时间间隔内还未被访问，那么把被划分到所述第一子池的第三存储器设备划分为属于所述第二子池。
27、权利要求19所述方法，其中所述存储器系统Rambus动态随机访问存储器(RDRAM)。
28、权利要求20所述方法，还包括：
如果所述第一存储器设备被划分为属于所述第二子池，那么确定第一子池是否满容；并且如果不是，
则将所述第一存储器设备划分为属于第一子池。
29、权利要求21所述方法，其中所述第一池和第一子池的容量是可编程的。
30、权利要求21所述方法，其中所述第二存储器设备是所述第一池中近期被最少使用的存储器设备，所述第三存储器设备是所述第一子池中近期被最少使用的存储器设备。
31、权利要求28所述方法，还包括
如果所述第一子池满容，那么把被划分到所述第一子池中的第二存储器设备转移到所述第二子池中。
32、权利要求31所述方法，其中所述第二存储器设备是所述第一子池中近期被最少使用的存储器设备。
CNB998154164A 1998-11-04 1999-11-03 存储器子系统中功率管理的方法与设备 Expired - Fee Related CN100430865C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/187565 1998-11-04
US09/187,565 US6442698B2 (en) 1998-11-04 1998-11-04 Method and apparatus for power management in a memory subsystem
US09/187,565 1998-11-04

Publications (2)

Publication Number Publication Date
CN1332864A CN1332864A (zh) 2002-01-23
CN100430865C true CN100430865C (zh) 2008-11-05

Family

ID=22689486

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998154164A Expired - Fee Related CN100430865C (zh) 1998-11-04 1999-11-03 存储器子系统中功率管理的方法与设备

Country Status (9)

Country Link
US (2) US6442698B2 (zh)
EP (1) EP1127308B1 (zh)
CN (1) CN100430865C (zh)
AU (1) AU1466600A (zh)
BR (1) BR9915060A (zh)
DE (1) DE69941577D1 (zh)
HK (1) HK1036665A1 (zh)
TW (1) TW484051B (zh)
WO (1) WO2000026755A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4265850B2 (ja) * 2000-01-17 2009-05-20 富士通株式会社 移動体交換機、ホームメモリ・ノード装置および関門交換機
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US6691237B1 (en) * 2000-08-08 2004-02-10 Dell Products, L.P. Active memory pool management policies
US6925529B2 (en) * 2001-07-12 2005-08-02 International Business Machines Corporation Data storage on a multi-tiered disk system
US6820169B2 (en) * 2001-09-25 2004-11-16 Intel Corporation Memory control with lookahead power management
US20030097519A1 (en) * 2001-11-21 2003-05-22 Yoon Ha Ryong Memory subsystem
US7103730B2 (en) * 2002-04-09 2006-09-05 Intel Corporation Method, system, and apparatus for reducing power consumption of a memory
US7028200B2 (en) * 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
US7051174B2 (en) * 2002-09-24 2006-05-23 International Business Machines Corporation Method, system, and program for restoring data in cache
US6853603B1 (en) * 2004-03-09 2005-02-08 Altera Corporation Programmable logic device having nonvolatile memory with user selectable power consumption
US7272728B2 (en) * 2004-06-14 2007-09-18 Iovation, Inc. Network security and fraud detection system and method
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7224595B2 (en) * 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7356737B2 (en) 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7395476B2 (en) 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
GB2426360A (en) * 2005-05-18 2006-11-22 Symbian Software Ltd Reorganisation of memory for conserving power in a computing device
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7472220B2 (en) 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US9105323B2 (en) * 2009-01-23 2015-08-11 Micron Technology, Inc. Memory device power managers and methods
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US9368214B2 (en) 2013-10-03 2016-06-14 Apple Inc. Programmable peak-current control in non-volatile memory devices
US10379748B2 (en) * 2016-12-19 2019-08-13 International Business Machines Corporation Predictive scheduler for memory rank switching
CN111459261A (zh) * 2020-04-03 2020-07-28 北京云宽志业网络技术有限公司 磁盘唤醒方法、装置、电子设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734913A (en) * 1989-12-15 1998-03-31 Hitachi, Ltd. Low power consumption semiconductor integrated circuit device and microprocessor
US5737746A (en) * 1994-03-15 1998-04-07 Intel Corporation Computer system including an apparatus for reducing power consumption in an on-chip tag static RAM
US5745428A (en) * 1995-07-14 1998-04-28 Cirrus Logic, Inc. Pipelined address memories, and systems and methods using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721860A (en) * 1994-05-24 1998-02-24 Intel Corporation Memory controller for independently supporting synchronous and asynchronous DRAM memories
US5923829A (en) * 1994-08-25 1999-07-13 Ricoh Company, Ltd. Memory system, memory control system and image processing system
US5881016A (en) * 1997-06-13 1999-03-09 Cirrus Logic, Inc. Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes
US5889714A (en) * 1997-11-03 1999-03-30 Digital Equipment Corporation Adaptive precharge management for synchronous DRAM
US5835435A (en) * 1997-12-02 1998-11-10 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state
US6003121A (en) * 1998-05-18 1999-12-14 Intel Corporation Single and multiple channel memory detection and sizing
US6038673A (en) * 1998-11-03 2000-03-14 Intel Corporation Computer system with power management scheme for DRAM devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734913A (en) * 1989-12-15 1998-03-31 Hitachi, Ltd. Low power consumption semiconductor integrated circuit device and microprocessor
US5737746A (en) * 1994-03-15 1998-04-07 Intel Corporation Computer system including an apparatus for reducing power consumption in an on-chip tag static RAM
US5745428A (en) * 1995-07-14 1998-04-28 Cirrus Logic, Inc. Pipelined address memories, and systems and methods using the same

Also Published As

Publication number Publication date
HK1036665A1 (en) 2002-01-11
BR9915060A (pt) 2001-08-07
TW484051B (en) 2002-04-21
CN1332864A (zh) 2002-01-23
AU1466600A (en) 2000-05-22
EP1127308A1 (en) 2001-08-29
EP1127308A4 (en) 2003-05-21
US6442698B2 (en) 2002-08-27
US20020124195A1 (en) 2002-09-05
DE69941577D1 (de) 2009-12-03
WO2000026755A1 (en) 2000-05-11
EP1127308B1 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
CN100430865C (zh) 存储器子系统中功率管理的方法与设备
EP3223281B1 (en) Memory device power managers and methods
US20050071543A1 (en) Memory buffer device integrating refresh
EP2313890B1 (en) Independently controllable and reconfigurable virtual memory devices in memory modules that are pin-compatible with standard memory modules
JPS6118053A (ja) デ−タ処理システム
EP2887223A1 (en) Memory system, memory module, memory module access method and computer system
CN108228492A (zh) 一种多通道ddr交织控制方法及装置
CN102103565B (zh) 先进高性能系统总线连接装置及连接方法
CN103440215B (zh) 基于fpga实现主设备对sdram存储器快速猝发访问的方法及装置
US7111158B1 (en) Techniques for transitioning control of a serial ATA device among multiple hosts using sleep and wake commands
CN102870374B (zh) 负荷分担方法及装置、单板
US6678814B2 (en) Method and apparatus for allocating data usages within an embedded dynamic random access memory device
CN113946290B (zh) 基于三维异质集成的存储器件以及存储系统
CN107783726A (zh) 存储系统和存储系统中传输信号的方法
CN101958797B (zh) 以太网供电系统和工作方法
CN113608598A (zh) 一种温度感知总线带宽控制方法、系统以及装置
CN101727399B (zh) 存储装置及使用该存储装置的数据交换系统
EP0872800B1 (en) Method and device for exchanging data between two processor units
CN107153515A (zh) 一种多控集群存储信息处理系统及方法
CN115242652A (zh) 一种多簇电池包管理系统的网络拓扑装置
CN111651515B (zh) 可对外供电的高速数据卸载设备及其使用方法
CN220419878U (zh) 一种航电总线智能存储加速子卡及系统
CN216161090U (zh) 一种modbus模块的io点扩展板
CN110554841A (zh) 子阵列工况可控的磁盘阵列及其控制方法
CN116955241A (zh) 兼容多类型存储介质的存储芯片

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20151103

EXPY Termination of patent right or utility model